仅对英特尔可见 — GUID: woc1652541656557
Ixiasoft
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
仅对英特尔可见 — GUID: woc1652541656557
Ixiasoft
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
全部 英特尔® Agilex™ 5 FPGA和SoC都包含SDM。SDM是一个三重冗余处理器,作为所有JTAG和配置命令进入器件的入口点。此外, 英特尔® Agilex™ 5 FPGA和SoC中的SDM启用FIPS140-3第2层合规性系统认证。
SDM引导 英特尔® Agilex™ 5 SoC中的HPS。这种引导确保了HPS使用与FPGA相同的安全特性进行启动。
图 14. SDM结构图
在配置过程中, 英特尔® Agilex™ 5 FPGA或者SoC被划分为逻辑扇区。本地扇区管理器(LSM)管理每一个逻辑扇区。SDM将配置数据传递给片上配置网络上的每个LSM。
基于扇区的方法的优点:
- 实现了扇区的独立配置—一次配置一个或并行配置
- 实现了简化的扇区配置和重配置
- 减少了由固有并行性而导致的整体配置时间。
英特尔® Agilex™ 5 FPGA和SoC使用相同的基于扇区的方法来应对SEU和安全攻击。
尽管扇区为器件配置和重配置提供了逻辑上的分离,但扇区覆盖了FPGA逻辑和布线的正常行和列:
- 对英特尔 Quartus Prime软件布局布线没有影响
- 对跨越扇区边界的逻辑信号的时序没有影响
SDM实现了可靠、安全和完全认证的器件配置。此外,SDM使您能够定制配置方案,从而提高了器件的安全性。
基于SDM的器件配置方法的优点:
- 提供一个专用的安全配置管理器
- 由于可同时配置多个扇区,因此缩短了器件配置时间
- 实现了一个可更新的配置过程
- 支持部分重配置
- 支持远程系统更新
- 支持整个器件或单个扇区的归零
配置方案 | 数据宽度 | 最大数据速率 |
---|---|---|
主动串行 (AS) 普通和快速模式 | 4位 | 4 bits × 166 MHz = 664 Mbps |
Avalon® streaming interface ×16 22 | 16位 | 16 bits × 125 MHz = 2 Gbps |
Avalon® streaming interface ×8 | 8位 | 8 bits × 125 MHz = 1 Gbps |
JTAG | 1位 | 1 bit × 30 MHz = 30 Mbps |
通过协议配置(CvP) | ×1、×2、×4和×8个lane | 最大数据速率取决于 PCIe* 的代次(generation)和lane数量。通常情况下,器件内部配置数据路径的数据速率会限制配置数据宽度,而非 PCIe* 链路宽度。 |
22 E系列A5E 005B和A5E 007B器件中不支持。