仅对英特尔可见 — GUID: iua1660800046733
Ixiasoft
1. 英特尔® Agilex™ 5 FPGA和SoC的概述
2. 英特尔® Agilex™ 5 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔® Agilex™ 5 FPGA和SoC中的自适应逻辑模块
5. 英特尔® Agilex™ 5 FPGA和SoC中的内嵌式存储器
6. 英特尔® Agilex™ 5 FPGA和SoC中的可变精度DSP
7. 英特尔® Agilex™ 5 FPGA和SoC中的内核时钟网络
8. 英特尔® Agilex™ 5 FPGA和SoC中的通用I/O
9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL
10. 英特尔® Agilex™ 5 FPGA和SoC中的外部存储器接口
11. 英特尔® Agilex™ 5 SoC中的硬核处理器系统
12. 英特尔® Agilex™ 5 FPGA和SoC中的收发器
13. 英特尔® Agilex™ 5 FPGA和SoC中的 MIPI* 协议支持
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
15. 英特尔® Agilex™ 5 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔® Agilex™ 5 FPGA和SoC中的器件配置和SDM
17. 英特尔® Agilex™ 5 FPGA和SoC的部分和动态配置
18. 英特尔® Agilex™ 5 FPGA和SoC的器件安全性
19. 英特尔® Agilex™ 5 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔® Agilex™ 5 FPGA和SoC的电源管理
21. 用于 英特尔® Agilex™ 5 FPGA和SoC的英特尔 软件和工具
22. 英特尔® Agilex™ 5 FPGA和SoC器件概述的修订历史
仅对英特尔可见 — GUID: iua1660800046733
Ixiasoft
14. 英特尔® Agilex™ 5 FPGA和SoC的Balls Anywhere封装设计
大部分 英特尔® Agilex™ 5 FPGA和SoC封装使用“ball anywhere”封装设计。E系列FPGA还提供0.5 mm球间距的标准球栅封装,以适用于具有更多I/O数量的小外形规格。
与标准的球栅阵列(BGA)封装相比,"balls anywhere"封装有一个混合的球间距和不同尺寸的焊盘。"balls anywhere"封装有一个混合的球间距尺寸,最小的球间距为0.65 mm。
图 12. 标准球栅(Standard Grid)与焊球无处不在(Balls Anywhere))之间的比较
混合的球间距有助于将封装外形尺寸减少1 mm到2 mm。与标准的BGA封装相比,尽管"balls anywhere"封装尺寸较小,但能够提供相同的I/O管脚数量和兼容的电气性能。
如下图所示,混合的球栅图案中有不同大小的焊盘。这一特点简化了走线的可布线性,从而降低了设计的复杂程度,减少了PCB层数以及电路板的厚度和尺寸—最终降低了电路板成本并缩短了开发时间。
图 13. Balls Anywhere封装PCB走线的布线示例