英特尔® Agilex™ 5 FPGA和SoC器件概述

ID 762191
日期 1/10/2023
Public
文档目录

1.1. 英特尔® Agilex™ 5 FPGA和SoC中的主要功能和创新

英特尔® Agilex™ 5 FPGA和SoC层级包含性能优化的D系列FPGA和功率优化的E系列 FPGA组成。
表 1.   英特尔® Agilex™ 5 FPGA和SoC系列
特性与创新 D系列FPGA E系列FPGA
Device Group A Device Group B
工艺技术 英特尔7
架构 单体芯片
封装 "Balls anywhere"封装小外形规格的最小球间距为0.65 mm,有助于减少PCB的层数。 "Balls anywhere"封装小外形规格的最小球间距为0.65 mm,有助于减少PCB的层数。
  • "Balls anywhere"封装小外形规格的最小球间距为0.65 mm,有助于减少PCB的层数。
  • 矩形封装和标准模式焊球阵列小外形规格的最小球间距为0.5 mm
内核架构 第二代英特尔 Hyperflex 内核架构
逻辑单元 10.3万64.4万 13.8万65.6万 5万65.6万
片上RAM MLAB和M20K
69 Mb 38 Mb 38 Mb
可变精度DSP 行业领先的数字信号处理 (DSP) 支持,最高达到38 TFLOPS
AI张量模块 Yes
时钟和PLL
  • 可编程时钟树综合,用于更灵活的、低功耗以及低偏移时钟
  • I/O PLL支持整数模式下对通用I/O、外部存储器接口、LVDS和架构使用的精确频率综合
  • 发送PLL(TX PLL)支持小数分频综合和超低抖动,以及收发器使用的基于LC tank的PLL。
通用I/O
  • 1.05 V1.3 V高速I/O (HSIO)
  • 1.8 V3.3 V高压I/O (HVIO)
MIPI* D-PHY* v2.5 每lane最高达到3.5 Gbps 1 每lane最高达到3.5Gbps 1 每lane最高达到2.5 Gbps 2
外部存储器接口 第四代可扩展集成硬存储控制器和PHY
  • 3,200 Mbps DDR4
  • 4,000 Mbps DDR5
  • 4,267 Mbps LPDDR4
  • 4,267 Mbps LPDDR5
  • 2,667 Mbps DDR4
  • 3,600 Mbps DDR5
  • 3,733 Mbps LPDDR4
  • 3,733 Mbps LPDDR5
  • 2,400 Mbps DDR4
  • 2,667 Mbps LPDDR4
  • 2,400 Mbps LPDDR5
加密 SDM支持高级加密标准 (AES)
收发器硬核IP
  • 一个器件中的多个千兆位以太网(GbE)网络接口连接
  • PCS和 PCIe* 硬核IP释放宝贵的内核逻辑资源,不仅节省功效还可提高生产力。
  • 固化的10和25 GbE介质访问控制(MAC)、物理编码子层(PCS)和前向纠错 (FEC),以及IEEE 1588 支持
  • 最高达到28.1 Gbps的不归零(NRZ)
  • 最高达到 PCIe* 4.0 ×8
  • 固化的10和25 GbE MAC、PCS和FEC以及IEEE 1588支持
  • 最高达到28.1 Gbps NRZ
  • PCIe* 4.0 ×4
  • 固化的10 GbE MAC、PCS和FEC以及IEEE 1588支持
  • 最高达到17.16 Gbps NRZ
  • 4个 PCIe* 3.0
SDM

专用安全器件管理器(SDM):

  • 管理FPGA配置过程和所有安全特性
  • 执行认证的FPGA配置和HPS引导
  • 支持FPGA比特流加密、安全密钥配置和物理不可克隆函数(PUF)密钥存储
  • 管理运行时的传感器并支持主动篡改检测和响应
  • 支持使用安全协议和数据模型(SPDM)协议的平台认证
  • 提供访问固化加密引擎即服务
HPS

(仅SoC)

具有嵌入式多核 Arm* 处理器的硬核处理器系统 (HPS):

  • 64-bit Arm* Cortex* -A76双核处理器最高达到1.8 GHz
  • 64-bit Arm* Cortex* -A55双核处理器最高达到1.5 GHz
节省功率 与上一代高性能FPGA相比,一套全面的高级节能特性使功耗最多降低40%
1 对于标准参考通道,高达3.5 Gbps,对于长参考通道,高达2.5 Gbps
2 对于标准参考和长参考通道,高达2.5 Gbps