英特尔® Agilex™ 5 FPGA和SoC器件概述

ID 762191
日期 1/10/2023
Public
文档目录

9. 英特尔® Agilex™ 5 FPGA和SoC中的I/O PLL

英特尔® Agilex™ 5 FPGA和SoC的I/O bank包含I/O接口连接或架构时钟中使用的I/O PLL。
表 15.  不同I/O Bank类型中的I/O PLL
I/O Bank类型 Bank I/O PLL Fabric-Feeding I/O PLL
HSIO (96个I/O) 2 1
HVIO (2×20个I/O) 1

您可以将I/O PLL用于内核架构中的通用应用,例如,时钟网络延迟补偿或零延迟缓冲。

I/O PLL与I/O bank中的硬核存储控制器和LVDS串行器/解串器(SERDES)模块相邻。这种布局使PLL与需要它们的I/O之间形成了一种紧密的耦合。该架构简化了外部存储器和高速LVDS接口的设计,并且促进了时序收敛。