F-Tile动态重配置套件 Intel® FPGA IP用户指南

ID 711009
日期 6/21/2022
Public
文档目录

5.2. 复位

这一部分对F-Tile动态重配置套件Intel FPGA IP复位域作了介绍。
该IP提供多个复位域:
  • Reset Domain #1:动态重配置多路复用器(DR Mux),动态重配置控制状态寄存器(DR CSR), Avalon存储器映射接口仲裁器(AVMM仲裁器)和软核CPU位于同一复位域中。即使相应的DR端口或者EMIB通道正在作为DR进程的一部分进行复位,这也能够使IP保留相关信息(context),例如,DR端口映射到复位状态中的EMIB通道。

    上电后,您必须置位并置低此复位域一次。之后,请不要再次将此域置于复位状态。 只有在释放此复位域之后才能执行动态重配置。

    当此域处于复位状态时,动态重配置组中的协议IP的复位域必须保持在置位状态。

  • Port-Based Reset Domain:每个DR端口都有一个专用的复位管脚。类似于对应的控制和数据管脚,这些管脚然后会被复用。
图 23.  F-Tile动态重配置套件Intel FPGA IP复位

您必须在其他任何软核IP之前将F-Tile动态重配置套件Intel FPGA IP从复位状态释放。