F-Tile动态重配置套件 Intel® FPGA IP用户指南

ID 711009
日期 6/21/2022
Public
文档目录

5. 模块描述

F-Tile动态重配置套件Intel FPGA IP使您能够使用 Nios II® core对您的设计进行动态重配置。 本节对IP的主要构建模块作了介绍。
图 21. 动态重配置IP结构图

F-tile对构建一个符合您所选协议的解决方案提供了灵活性。除了收发器模块外,还提供诸如MAC,PCS,FEC的多个可选的构建模块。每个协议都可以通过经各种IP公开的相应PMA-Direct,FEC-Direct,PCS-Direct或者MAC-Direct接口与tile进行交互。由于EMIB管脚映射的限制,不同的*-Direct接口在穿过EMIB通道之前被复用成一个接口。类似地,单一接口在另一侧(例如主芯片)被相应地解复用。相应的*-Direct管脚到EMIB通道管脚的映射是特定于tile的,并且被Reconfiguration IP视为黑匣子(black-box)。

动态重配置多路复用器(DR Mux)将多个端口显露给软核IP和EMIB通道。DR Mux提供了将多个协议映射到有限收发器通道(通过EMIB)的灵活性。 Nios II® core或主机软件直接控制多路复用器的结构。DR Mux结构执行协议内或协议间的动态重配置。连接到DR Mux端口的信号无需重新映射或额外处理即可通过。

Nios II® core或主机软件执行协议间和协议内的切换(inter-protocol and intra-protocol switching):

Inter- and Intra-Protocol Switching: 主机软件传达执行重配置的意图。该软件将额外属性写入到相应的动态重配置CSR寄存器。在该软件发起一个重配置请求后, Nios II® core执行对低级别寄存器的编译,并通过一个动态重配置CSR域将完成状态传达给主机软件。 Avalon存储器映射接口 Arbiter (AVMM Arbiter)用于对主机软件与 Nios II® core之间的动态重配置CSR访问进行仲裁。

Reset Control Block: IP通过F-tile Soft Reset Controller (SRC)传达复位请求(reset request)。SRC在动态重配置过程中通过执行tile复位序列来对特定的路径进行复位。

Dynamic Reconfiguration CSR (DR CSR): DR CSR包含可被主机软件或者 Nios II® core访问的寄存器。如果 Nios II® core协助动态重配置,那么主机软件必须对相关的CSR进行编程,然后触发一个新的配置。此外, Nios II® 也将CSR值转换成tile CSR编程序列。

Dynamic Reconfiguration Multiplexer (DR Mux): DR Mux在动态重配置IP协议和对应的EMIB之间执行多路复用。此外,DR Mux还确保协议到收发器通道的映射满足连接器外形尺寸和规格要求。 EMIB通道,收发器通道和通过对应模块(MAC, PCS, FEC)的数据路径之间的映射在DR Mux构建中起着重要作用。

Avalon存储器映射接口 Arbiter and Tile Avalon存储器映射接口 : Nios II® core通过全局 Avalon存储器映射接口访问tile IP。主机软件和 Nios II® 对动态重配置CSR和 Avalon存储器映射接口架构的访问进行仲裁。