F-Tile动态重配置套件 Intel® FPGA IP用户指南

下载 PDF
ID 711009
日期 6/21/2022
Public
文档目录
文档目录 x
1. 关于F-Tile动态重配置套件Intel FPGA IP Core 2. 接口概述 3. 参数 4. 使用IP Core进行设计 5. 模块描述 6. 配置寄存器 7. F-Tile动态重配置套件 Intel® FPGA IP用户指南存档 8. F-Tile动态重配置套件Intel FPGA IP用户指南的文档修订历史
1. 关于F-Tile动态重配置套件Intel FPGA IP Core x
1.1. 功能 1.2. 设计考量 1.3. 器件系列支持 1.4. 资源使用 1.5. 发布信息
2. 接口概述 x
2.1. 时钟信号 2.2. 复位 2.3. Avalon® 存储器映射接口 2.4. 控制和状态接口
4. 使用IP Core进行设计 x
4.1. 生成动态重配置设计和配置文件(Configuration Profile) 4.2. 动态重配置QSF设置 4.3. 动态重配置规则 4.4. 硬件状态和配置文件(Configuration Profile) 4.5. 基于 Nios II® 的动态重配置流程 4.6. 使用Tile Assignment Editor 4.7. 可视化动态重新配置组布局 4.8. 分配IP_COLOCATE层次结构 4.9. 示例：使用Multirate IP的动态重配置流程 4.10. 示例：动态重配置编程排序 4.11. 确定配置文件编号(Determining Profile Numbers)
4.2. 动态重配置QSF设置 x
4.2.1. 使用QSF驱动的流程进行动态重配置
4.5. 基于 Nios II® 的动态重配置流程 x
4.5.1. 选择 Nios II® 数据存储器容量
4.6. 使用Tile Assignment Editor x
4.6.1. 创建.qsf Assignment 4.6.2. 生成IP_Colocate QSF Assignment
5. 模块描述 x
5.1. 时钟 5.2. 复位 5.3. 分裂性的堆栈时钟(Stack Clocking for Fracturability)
6. 配置寄存器 x
6.1. 动态重配置新触发器 6.2. 动态重配置Next Profile 0 6.3. 动态重配置Next Profile 1 6.4. 动态重配置Next Profile 2 6.5. 动态重配置Next Profile 3 6.6. 动态重配置Next Profile 4 6.7. 动态重配置Next Profile 5 6.8. 动态重配置Next Profile 6 6.9. 动态重配置Next Profile 7 6.10. 动态重配置Next Profile 8 6.11. 动态重配置Next Profile 9 6.12. 动态重配置Next Profile 10 6.13. 动态重配置Next Profile 11 6.14. 动态重配置Next Profile 12 6.15. 动态重配置Next Profile 13 6.16. 动态重配置Next Profile 14 6.17. 动态重配置Next Profile 15 6.18. 动态重配置Next Profile 16 6.19. 动态重配置Next Profile 17 6.20. 动态重配置Next Profile 18 6.21. 动态重配置Next Profile 19 6.22. 动态重配置Avalon MM Timeout 6.23. 动态重配置TX通道重配置 6.24. 动态重配置RX通道重配置 6.25. 在复位确认(Reset Acknowledgment)中通道重配置TX通道 6.26. 退出复位状态的通道重配置TX通道 6.27. 动态重配置TX通道复位控制初始化状态 6.28. 动态重配置TX通道源警报(TX Channel Source Alarm) 6.29. 复位确认(Reset Acknowledgment)中的动态重配置RX通道 6.30. 退出复位状态的动态重配置RX通道 6.31. 动态重配置RX通道复位控制初始化状态 6.32. 动态重配置RX通道源警报(RX Channel Source Alarm)
1. 关于F-Tile动态重配置套件Intel FPGA IP Core
2. 接口概述
3. 参数
4. 使用IP Core进行设计
5. 模块描述
6. 配置寄存器
7. F-Tile动态重配置套件 Intel® FPGA IP用户指南存档
8. F-Tile动态重配置套件Intel FPGA IP用户指南的文档修订历史

2.4. 控制和状态接口

表 9.  控制和状态信号所有的接口信号都由i_csr_clk时钟提供时钟。
端口名称 宽度(比特) I/O方向 描述
o_dr_curr_profile_id 15 Output 指定所选的配置文件(profile)。

此信号仅在o_dr_new_cfg_applied为1时有效。

您必须对这些值进行解码才能决定是否对设计进行动态重配置。
o_dr_new_cfg_applied 1 Output 对外部逻辑(包括tile SCR，mux选择等等)指定新的配置设置。

一旦信号被采样为有效的(active)，那么外部逻辑就会返回一个确认(acknowledgment)以完成一个完整的握手信令(signaling)。由于这是一个硬件动作，因此该信号必须在纳秒范围内完成。

一旦此信号有效， Nios II® 就继续监控确认(acknowledgment)，然后继续执行动态重配置流程中的下一步。采样到一个确认(acknowledgment )后，此信号变为无效(inactive)， Nios II® 继续到下一步。如果在很长一段时间内没有采样到一个确认(acknowledgment)，并且使能了time-out，那么此信号也会变成无效， Nios II® 在time-out时继续下一步。在种情况下也会发出一个time-out错误信号。

i_dr_new_cfg_applied_ack 1 Input 指定完整的握手确认(full handshake acknowledgment )以响应o_dr_new_cfg_applied信号。

此信号当设置为1时有效。
o_dr_in_progress 1 Output 指定动态重新配置正在进行中。

此信号当设置为1时有效。
o_dr_error_status 1 Output 指定整体的动态重配置SIP错误状态，包括动态重配置的 Nios II® 固件错误。

此信号当设置为1时有效。

二级标题