eCPRI Intel® FPGA IP 用户指南

ID 683685
日期 12/14/2021
Public
文档目录

5.10. 外部ST Sink接口

表 36.  外部ST Sink接口的信号此表列出了从eCPRI IP到客户逻辑的端口。所有信号都与ext_sink_clk同步。
信号名称 宽度(Bit) I/O方向 说明
ext_sink_valid 1 Input 从外部用户逻辑到 L2/L3 parser的 Avalon® sink有效。
ext_sink_data DATA_WIDTH 7 Input 从外部用户逻辑到L2/L3 parser的 Avalon® sink写数据。
ext_sink_sop 1 Input 从外部用户逻辑到L2/L3 parser的 Avalon® sink数据包的起始。表示数据包的起始。
ext_sink_eop 1 Input 从外部用户逻辑到L2/L3 parser的 Avalon® sink数据包的结束。表示数据包的结束。
ext_sink_empty LOG2(DATA_WIDTH7/8) Input 从外部用户逻辑到L2/L3 parser的 Avalon® sink空。表示为空(不代表有效数据)的符号数。
ext_sink_ready 1 Output 从L2/L3 parser驱动的 Avalon® sink准备就绪。表示L2/L3 parser可以接收数据。
ext_sink_error 1 Input 从外部用户逻辑到L2/L3 parser的 Avalon® sink错误。一个比特掩码,用于标记影响当前周期中正在传输的数据的错误。
ext_ptp_timestamp_request_fingerprint 7 Input 提供当前开始在Ethernet链路上传输的V2-format 1588 PTP帧的指纹(fingerprint)。

ext_sink_sop信号置位时值有效。

编码格式:
  • Bit [6:0]: PTP Fingerprint ID
ext_tx_egress_timestamp_96b_data 96 Output 当Ethernet链路上的1588 PTP帧开始传输时,提供V2-format时间戳。当tx_egress_timestamp_96b_valid信号被置位时,值有效。
ext_tx_egress_timestamp_96b_valid 1 Output 表示ext_tx_egress_timestamp_96b_data信号在当前的ext_sink_clk时钟周期中有效。此信号仅在two-step时钟模式下有效。
ext_tx_egress_timestamp_96b_fingerprint 7 Output 当前TX数据包的指纹(fingerprint)信号。

PTP_TS_FP_WIDTH fingerprint分配给一个正在传输的TX数据包,以便识别与TX数据包相关联的two-step或one-step PTP/eCPRI单向延迟测量时间戳。时间戳以相同的fingerprint返回。

仅当TX有效和TX SOP信号置位时有效。

编码格式:
  • Bit [6:0]: PTP Fingerprint ID
7 此参数设置为64。此参数对用户隐藏,您无法更改。