以太网支持中心
以太网设计实施结构图
1.设备和 IP 选择
我应该使用哪个英特尔® FPGA 产品家族?
请参阅表 1,了解英特尔 Agilex、英特尔 Stratix 10、英特尔 Arria 10 和英特尔 Cyclone 10 设备对以太网知识产权 (IP) 核的支持情况。比较这四种设备,为以太网子系统实施选择合适的设备。
表 1 - 设备与 IP 核支持
设备产品家族 |
Tile 类型(仅限英特尔 Agilex® 7 设备) |
IP 内核 |
电气接口 |
正向纠错 |
1588 精确时间协议 |
自动协商/ 链路调训 |
---|---|---|---|---|---|---|
英特尔 Agilex® 7 |
E-Tile |
面向以太网英特尔 FPGA IP 的 E-Tile Hard IP 用户指南 E-tile Hard IP 英特尔 Agilex® 7 设计示例用户指南:以太网、E-tile CPRI PHY 和动态重新配置 |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR 25GBASE-R AUI 25GBASE-R Consortium Link 10GBASE-KR 10GBASE-CR |
Reed Solomon (528, 514) Reed Solomon (544, 514) |
✓ |
✓ |
F-Tile |
10BASE-T 100BASE-T 1000BASE-T |
X |
✓ |
✓ |
||
F-Tile | F-Tile 低延迟以太网 10G MAC 英特尔® FPGA IP用户指南 | NBASE-T | X
|
✓ | X | |
F-Tile | F-Tile 以太网 多速率 英特尔® FPGA IP 用户指南 | NBASE-T |
|
✓ | ✓ | |
F-Tile | F-Tile 1G/2.5G/5G/10G 多速率 以太网 PHY 英特尔® FPGA IP用户指南 | NBASE-T | 那 | ✓ | ✓ | |
F-Tile | F-Tile 25G 以太网 英特尔 FPGA IP 用户指南 | 25GBASE-R、25GBASE-SR |
|
X | ✓ | |
F-Tile | F-Tile 低延迟 50G 以太网 英特尔® FPGA IP 用户指南 | 25GBASE-R、25GBASE-SR |
|
X | ✓ | |
F-Tile | F-Tile 低延迟 100G 以太网英特尔® FPGA IP用户指南 | 25GBASE-R、25GBASE-SR |
|
X | ✓ | |
F-Tile | F-Tile 以太网 英特尔® FPGA Hard IP 用户指南 | 10GBASE-KR、10GBASE-CR 10GBASE-LR、25GBASE-KR 25GBASE-CR、25GBASE-R、25GAUI-1、40GBASE-KR4 40GBASE-CR4, 40GBASE-SR4, 50GBASE-KR1, 50GBASE-CR1, 50GBASE-KR2, 50GBASE-CR2, 50GAUI-1、50GAUI-2、100GBASE-KR1、100GBASE-CR1、100GBASE-KR2、100GBASE-CR2、100GBASE-KR4、100GBASE-CR4、100GAUI-1、100GAUI-2100GAUI-4、CAUI-2、CAUI-4、200GBASE-KR2、200GBASE-CR2、200GBASE-KR4、200GBASE-CR4、200GAUI-2200GAUI-4、200GAUI-8、400GBASE-KR4、400GBASE-CR4、400GAUI-4、400GBASE-KR8、400GBASE-CR8、400GAUI-8 |
|
✓ | ✓ | |
F-Tile |
以太网子系统 英特尔® FPGA IP 用户指南 | 10GBASE-KR、10GBASE-CR、10GBASE-R、25GBASE-KR、25GBASE-CR、25GBASE-R AUI、25GBASE-R Consortium Link、40GBASEKR-4、40GBASE-CR4、40GBASE-SR4、50GBASE-KR2、50GBASE-CR2、50GAUI-2、50GAUI-1、100GBASE-KR4、100GBASE-CR4、CAUI-4、CAUI-2、CAUI-1、200GAUI-4、200GAUI-2、200GAUI-8、400GAUI-8、400GAUI-4 |
|
✓ | ✓ | |
设备产品家族 |
Tile 类型(仅限英特尔® Stratix® 10 设备) |
IP 内核 |
电气接口 |
正向纠错 |
1588 精确时间协议 |
自动协商/ 链路调训 |
英特尔® Stratix® 10 GX/SX/MX/TX/DX |
L-Tile 和 H-Tile |
三速以太网英特尔® FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
L-Tile 和 H-Tile |
低延迟以太网 10G MAC 英特尔 FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
法尔码 FEC |
✓ |
✓ |
|
L-Tile 和 H-Tile |
10GBASE-R 英特尔 FPGA IP |
|||||
L-Tile 和 H-Tile |
10GBASE-KR PHY 英特尔 FPGA IP |
|||||
L-Tile 和 H-Tile |
1 G/2.5 G/5 G/10 G 多速率以太网 PHY 英特尔 FPGA IP |
|||||
L-Tile 和 H-Tile |
低延迟 40 Gbps 以太网英特尔 FPGA IP |
40G-BASE-R4 |
法尔码 FEC |
|
✓ |
|
H-Tile |
面向以太网的英特尔® FPGA H-Tile 硬核 IP |
50G-BASE-R2 100G-BASE-R4 |
|
|
✓ |
|
L-Tile 和 H-Tile |
25 G 以太网英特尔 Stratix 10 FPGA IP |
25GBASE-SR 10GBASE-R |
Reed Solomon (528, 514) |
✓ |
|
|
L-Tile 和 H-Tile |
低延迟 100 Gbps 以太网英特尔 FPGA IP |
100G-BASE-R4 |
Reed Solomon (528, 514) |
|
|
|
E-Tile |
100GBASE-KR4 100GBASE-CR4 CAUI-4 CAUI-2 25GBASE-KR 25GBASE-CR 25GBASE-R AUI 25GBASE-R Consortium Link 10GBASE-KR 10GBASE-CR |
Reed Solomon (528, 514) Reed Solomon (544, 514) |
✓ |
✓ |
||
设备产品家族 |
IP 内核 |
电气接口 |
正向纠错 |
1588 精确时间协议 |
自动协商/ 链路调训 |
|
英特尔® Arria® 10 GX/GT/SX |
三速以太网英特尔 FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
低延迟以太网 10G MAC 英特尔 FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X 10GBASE-R NBASE-T MGBASE-T |
法尔码 FEC |
✓ |
✓ |
||
10GBASE-R 英特尔 FPGA IP |
||||||
XAUI PHY 英特尔 FPGA IP |
||||||
1 G/10 GbE 和 10GBASE-KR PHY 英特尔 FPGA IP |
||||||
1 G/2.5 G/5 G/10 G 多速率以太网 PHY 英特尔 FPGA IP 查看 IP 核用户指南 |
||||||
低延迟 40 Gbps 以太网英特尔 FPGA IP |
40G-BASE-R4 |
法尔码 FEC |
✓ |
✓ |
||
低延迟 100 Gbps 以太网英特尔 FPGA IP |
100G-BASE-R10 100G-BASE-R4 |
Reed Solomon (528, 514) |
✓ |
|
||
25 Gbps 以太网英特尔 FPGA IP |
25G-BASE-R1 |
Reed Solomon (528, 514) |
✓ |
|
||
50 Gbps 以太网英特尔 FPGA IP |
50G-BASE-R2 |
|
|
|
||
设备产品家族 |
IP 内核 |
电气接口 |
正向纠错 |
1588 精确时间协议 |
自动协商/ 链路调训 |
|
英特尔® Cyclone® 10 LP/GX |
三速以太网英特尔 FPGA IP |
10BASE-T 100BASET 1000BASE-T 1000BASE-X |
|
✓ |
✓ |
|
低延迟以太网 10G MAC 英特尔 FPGA IP (仅限英特尔 Cyclone® 10 GX) |
10GBASE-R |
|
✓ |
|
请参阅相应的用户指南,了解和查看上表中列出的各个特性是否互斥。例如:面向低延迟 100 Gbps 以太网(面向英特尔 Arria 10 设备)的英特尔 FPGA IP 不允许同时启用 RS-FEC 和 1588 PTP。
2.设计流程和 IP 集成
在哪里可以找到有关 IP 集成的信息?
请参阅您选择的 IP 核用户指南中的“入门”部分。您还可以参阅以下文档了解详细信息:
英特尔 Arria 10 设备
- AN 735:英特尔® FPGA 低延迟以太网 10G MAC IP 内核迁移指南
- AN 795:Arria® 10 设备中使用低延迟 10G MAC IP 内核的 10G 以太网子系统实施指南
- AN 808:10G 以太网子系统从英特尔 Arria® 10 到英特尔 Stratix® 10 的迁移指南
英特尔 Stratix 10 设备
英特尔 Agilex 设备
应该使用哪个以太网 IP 核?
面向以太网的英特尔® FPGA IP
面向以太网的英特尔 FPGA IP 组合包含各种 IP 类型,支持从 10 Mbps 到 100 Gbps 的数据速率。以太网 IP 解决方案包括 Media Access Controller 和 PHY IP 核,PHY IP 核包括物理介质连接子层 (PMA) 和物理编码子层 (PCS)。如欲了解更多信息,请参考以下用户指南:
英特尔 Agilex 设备
- 面向以太网英特尔 FPGA IP 的英特尔® E-Tile Hard IP 用户指南
- 英特尔 E-Tile 收发器 PHY 用户指南
- 英特尔 E-Tile 通道布局工具
- 英特尔 Agilex® 7 设备数据表
英特尔 Stratix 10 设备
- 英特尔 FPGA 三速以太网 IP 内核用户指南
- 英特尔 FPGA 低延迟以太网 10G MAC IP 内核用户指南
- 英特尔 Stratix 10 1G/2.5G/5G/10G 多速率以太网 PHY IP 内核用户指南
- 英特尔 Stratix 10 10GBASE-KR PHY IP 内核用户指南
- 英特尔 Stratix 10 低延迟 40 Gbps 以太网 IP 内核用户指南
- 英特尔 Stratix 10 低延迟 100-Gbps 以太网 IP 内核用户指南
- 面向以太网英特尔 FPGA IP 的英特尔 Stratix 10 E-Tile Hard IP 用户指南
- 英特尔 Stratix 10 E-Tile 收发器 PHY 用户指南
- 面向以太网英特尔 FPGA IP 的英特尔 Stratix 10 H-Tile Hard IP 用户指南
- 《英特尔 Stratix 10 L 和 H-Tile 收发器 PHY 用户指南》
- 英特尔 Stratix 10 设备数据手册
- 英特尔 E-Tile 通道布局工具
英特尔 Arria 10 设备
- 英特尔 FPGA 三速以太网 IP 内核用户指南
- 英特尔 FPGA 低延迟以太网 10G MAC IP 内核用户指南
- 25 Gbps 以太网 IP 内核用户指南
- 50 Gbps 以太网 IP 内核用户指南
- 低延迟 40 Gbps 以太网 IP 内核用户指南
- 低延迟 100 Gbps 以太网 IP 内核用户指南
- 低延迟 40 Gbps 和 100 Gbps 以太网 MAC 和 PHY MegaCore 功能用户指南
英特尔 Cyclone 10 设备
3.主板设计和功耗管理
引脚连接指南
英特尔 Cyclone 10 设备
英特尔 Arria 10 设备
英特尔 Stratix 10 设备
英特尔 Agilex 设备
线路图审查
英特尔 Cyclone 10 设备
英特尔 Arria 10 设备
英特尔 Stratix 10 设备
英特尔 Agilex 设备
4.设计示例和参考设计
英特尔 Arria 10 设备
- 三速以太网
- AN647:单端口三速以太网和板上 PHY 芯片参考设计
- AN-744:适用于英特尔 Arria 10 设备的可扩展三速以太网参考设计
- 英特尔 Arria 10 三速以太网和原生 PHY 设计示例
- 采用 IEEE 1588v2 和原生 PHY 的英特尔 Arria 10 三速以太网设计示例
- 10G 以太网
- AN 699:使用英特尔® FPGA 以太网设计工具套件
- AN794:英特尔 Arria 10 低延迟以太网 10G MAC 和 XAUI PHY 参考设计
- AN 701:使用英特尔 Arria 10 1G/10G PHY 的可扩展低延迟以太网 10G MAC
- AN 838:英特尔 Arria 10 NBASE-T 以太网解决方案与 Aquantia 以太网 PHY 之间的互操作性参考设计
- 英特尔 Arria 10 SOC 可扩展多速 10 M - 10 G 以太网设计示例
- 采用 IEEE 1588v2 的英特尔 Arria 10 可扩展 10 G 以太网 MAC + 原生 PHY 设计示例
英特尔 Stratix 10 设备
- 三速以太网
- AN830:英特尔 FPGA 三速以太网和板上 PHY 芯片参考设计
- 1G/2.5G 以太网
- 面向英特尔 Stratix 10 的 1G/2.5G 以太网设计示例
- 10G 以太网
- 用于低延迟以太网 10G MAC 的英特尔 FPGA IP 设计示例用户指南
- 40G 以太网
- 用于低延迟 40 Gbps 以太网的英特尔 FPGA IP 设计示例用户指南
- 面向以太网的英特尔 FPGA H-Tile 硬核 IP
- 设计示例用户指南
- 100G Ethernet
- 用于低延迟 100 Gbps 以太网的英特尔 FPGA IP 设计示例用户指南
- 面向以太网英特尔 Stratix 10 的 E-Tile 硬核 IP
- FPGA IP 设计示例用户指南
英特尔 Agilex 7 设备
- 面向以太网英特尔 Agilex 设备的 E-Tile 硬核 IP
- 三速以太网 IP
- F-Tile 三速以太网 英特尔® FPGA IP 设计示例用户指南
- 10G 以太网 IP
- 25G 以太网 IP
- F-Tile 以太网硬 IP
更多资源
5.调试
工具
英特尔 Stratix 10 设备 Ethernet Link Inspector
以太网链路检查器主要包含两个辅助工具:
- 链路监控器 - 可持续监控英特尔 Stratix 10 设备与链路伙伴之间的以太网链路运行状况。可以监控的主要功能包括:链路状态摘要(CDR 锁定、RX 恢复频率、通道对齐锁定等)MAC 数据包统计,FEC 统计等。
- 链路分析 - 可深入了解链路初启顺序(如自动协商、链路调训等)或 Signal Tap Logic Analyzer 文件捕捉的任何其它事件。针对特定事件配置并捕捉 Signal Tap Logic Analyzer 文件,然后使用链路分析导入捕捉的事件并研究此事件发生期间英特尔 Stratix 10 的行为。
要访问面向特定英特尔® Quartus® 软件版本的 Ethernet Link Inspector,请参阅下表。
- 有关 IP 和设备支持使用模式,请参阅相关 Ethernet Link Inspector 用户指南中的“1.2 支持的 IP 核与设备”一节。
工具文件 |
英特尔 Quartus 软件版本 |
用户指南 |
---|---|---|
英特尔 Quartus 软件 19.1 及更高版本(L-Tile、H-Tile 和 E-Tile) |
||
英特尔 Quartus 软件 18.0 至 18.1.2(L-Tile、H-Tile 和 E-Tile) |
Ethernet Link Inspector 软件包 v4.1 和 v1.1 的 Ethernet Link Inspector 用户指南存档 | |
英特尔 Quartus 软件 17.1 及更低版本(L-Tile 和 H-Tile) |
Ethernet Link Inspector 软件包 v4.1 和 v1.1 的 Ethernet Link Inspector 用户指南存档 |
知识产权 (IP) 内核发布说明
英特尔 Cyclone 10 设备
英特尔 Arria 10 设备
- 英特尔 FPGA 三速以太网 IP 内核版本说明
- 英特尔 FPGA 低延迟以太网 10G MAC IP 内核版本说明
- 1G/10G 和背板以太网 10GBASE-KR PHY 版本说明
- 1G/2.5G/5G/10G 多速率以太网 PHY IP 内核版本说明
- 25G 以太网 IP 内核版本说明
- 低延迟 40 Gbps 以太网 IP 内核版本说明
- 低延迟 100 Gbps 以太网 IP 内核版本说明
英特尔 Stratix 10 设备
- 英特尔 FPGA 三速以太网 IP 内核版本说明
- 英特尔 FPGA 低延迟以太网 10G MAC IP 内核版本说明
- 英特尔 Stratix 10 10GBASE-KR PHY 版本说明
- 面向以太网 IP 内核的英特尔 Stratix 10 H-Tile Hard IP 版本说明
- 英特尔 Stratix 10 低延迟 40 Gbps 以太网 IP 内核版本说明
- 英特尔 Stratix 10 低延迟 100 Gbps 以太网 IP 内核版本说明
- 面向以太网英特尔 FPGA IP 的英特尔 Stratix 10 E-Tile Hard IP 版本说明
英特尔 Agilex 设备
《故障树分析指南》
知识库解决方案
英特尔 Cyclone 10 设备
英特尔 Arria 10 设备
- 搜索知识库(面向三速以太网的英特尔 FPGA IP)
- 搜索知识库(面向低延迟以太网 10 G MAC 的英特尔 FPGA IP)
- 搜索知识库(面向 1 G/10 G 和背板以太网 10GBASE-KR PHY 的英特尔 FPGA IP)
- 搜索知识库(面向 1 G/2.5 G/5 G/10 G 以太网多速率 PHY 的英特尔 FPGA IP)
- 搜索知识库(面向 25 G 以太网的英特尔 FPGA IP)
- 搜索知识库(面向低延迟 40 Gbps 以太网的英特尔 FPGA IP)
- 搜索知识库(面向低延迟 100 Gbps 以太网的英特尔 FPGA IP)
英特尔 Stratix 10 设备
- 搜索知识库(面向三速以太网的英特尔 FPGA IP)
- 搜索知识库(面向低延迟以太网 10 G MAC 的英特尔 FPGA IP)
- 搜索知识库(面向 1 G/2.5 G/5 G/10 G 以太网多速率 PHY 的英特尔 FPGA IP)
- 搜索知识库(面向 25 G 以太网的英特尔 FPGA IP)
- 搜索知识库(面向低延迟 40 Gbps 以太网的英特尔 FPGA IP)
- 搜索知识库(面向低延迟 100 Gbps 以太网的英特尔 FPGA IP)
英特尔 Agilex 设备
英特尔® FPGA 技术培训
6.培训课程和视频
英特尔® FPGA 快速视频
主题 |
说明 |
---|---|
了解英特尔全新的 1588 系统级参考设计,此设计采用面向 10 G 以太网 MAC、采用 10 G BaseR PHY 的英特尔 FPGA IP 以及以下软件:PTP 堆栈 LinuxPTPv1.5、预加载器、10 Gbps 以太网 MAC 驱动程序和 PTP 驱动程序。 |
|
了解以太网或 Nios II 处理器设计的调试技术。 |
|
了解以太网或 Nios II 处理器设计的调试技术。 |
|
了解如何通过自动协商同步以太网外设。 |
|
了解如何调试三速以太网链路同步问题。 |
|
了解如何将 IP 核迁移到英特尔 Arria 10 FPGA 家族(以面向三速以太网的英特尔 FPGA IP 为例)。 |
|
了解面向低延迟 10 G 以太网 MAC 的英特尔 FPGA IP 以及如何从面向 10 G 以太网 MAC 的旧版英特尔 FPGA IP 迁移。 |
|
了解如何在引导到 DXE 阶段之后使用 UEFI Shell 下的以太网功能。 |
|
观看面向 10 G 以太网 MAC 的英特尔 FPGA IP 以及面向 1 G/10 G PHY、具有 IEEE 1588 功能的英特尔® FPGA IP 的演示。了解如何执行设计硬件测试以及如何通过修改硬件 tcl 脚本来指定测试目的。 |
|
观看 2.5G 以太网 IP 实战论坛视频。 |