以太网支持中心

以太网 IP 支持中心提供有关如何为 Agilex™ 7、Agilex™ 5、Stratix® 10、Arria® 10 和 Cyclone® 10 设备选择、设计和实施以太网链路的信息。此外还提供了有关如何初启系统和调试以太网链路的指南。此页面分成不同类别，分别与以太网系统设计流程的各个环节相对应。

获取有关 Agilex™ 7 FPGA接口协议设计、 Agilex™ 5 FPGA接口协议设计以及关键关键资源和文档的标准开发流程分步指导之旅的其他支持。

对于其他设备，请搜索 设备和产品支持集合。

入门

Agilex™ 7 设备家族高速串行接口信号完整性设计指南

Agilex™ 7 设备原理图审查工作表

Agilex™ 5 FPGAs和 SoC PCB 设计指南（HSSI、EMIF、MIPI、True T差分、PDN）

Agilex™ 5 设备原理图审查工作表

我应该使用哪个FPGA系列？

请参阅表 1，了解 Agilex™、Stratix® 10、Arria® 10 和 Cyclone® 10 设备对以太网知识产权 （IP） 核的支持情况。比较这四种设备，为以太网子系统实施选择合适的设备。

请参阅相应的用户指南，了解和查看上表中列出的各个特性是否互斥。例如：FPGA IP 用于低延迟 100 Gbps 以太网（适用于 Arria® 10 台设备）不允许同时启用 RS-FEC 和 1588 PTP。

在哪里可以找到有关 IP 集成的信息？

请参阅您选择的 IP 核用户指南中的“入门”部分。您还可以参阅以下文档了解详细信息：

Agilex™ 设备

• Agilex™ 7 F 系列和 I 系列通用 I/O 用户指南
• Agilex™ 7 配置用户指南
• Agilex™ 5 FPGAs 和 SoC 通用 I/O 用户指南
• Agilex™ 5 配置用户指南

Stratix® 10 台设备

• AN 778：Stratix® 10 收发器的使用

Arria® 10 台设备

• AN 735：FPGA低延迟以太网 10G MAC IP 内核迁移指南
• AN 795：Arria® 10 设备中使用低延迟 10G MAC IP 内核的 10G 以太网子系统实施指南
• AN 808：10G 以太网子系统从 Arria® 10 到 Stratix® 10 的迁移指南

应该使用哪个以太网 IP 核？

面向以太网的 FPGA IP

面向以太网的 FPGA IP 组合包含各种 IP 类型，支持从 10 Mbps 到 100 Gbps 的数据速率。以太网 IP 解决方案包括 Media Access Controller 和 PHY IP 核，PHY IP 核包括物理介质连接子层 (PMA) 和物理编码子层 (PCS)。如欲了解更多信息，请参考以下用户指南：

Agilex™ 设备

• 面向以太网 FPGA IP 的 E-Tile 硬核 IP 用户指南
• 《E-Tile 收发器 PHY 用户指南》
• E-Tile 通道布局工具
• Agilex™ 7 设备数据表
• Agilex™ 5 设备数据表

Stratix® 10 台设备

• FPGA 三速以太网 IP 内核用户指南
• FPGA 低延迟以太网 10G MAC IP 内核用户指南
• Stratix® 10 1G/2.5G/5G/10G 多速率以太网 PHY IP 内核用户指南
• Stratix® 10 10GBASE-KR PHY IP 内核用户指南
• Stratix® 10 低延迟 40-Gbps 以太网 IP 内核用户指南
• Stratix® 10 低延迟 100-Gbps 以太网 IP 内核用户指南
• 面向以太网 FPGA IP 的 Stratix® 10 E-Tile Hard IP 用户指南
• 《Stratix® 10 E-Tile 收发器 PHY 用户指南》
• 面向以太网 FPGA IP 的 Stratix® 10 H-Tile Hard IP 用户指南
• Stratix® 10 L-Tile 和 H-Tile 收发器 PHY 用户指南
• Stratix® 10 设备数据表
• E-Tile 通道布局工具

Arria® 10 台设备

• FPGA 三速以太网 IP 内核用户指南
• FPGA 低延迟以太网 10G MAC IP 内核用户指南
• 25 Gbps 以太网 IP 内核用户指南
• 50 Gbps 以太网 IP 内核用户指南
• 低延迟 40 Gbps 以太网 IP 内核用户指南
• 低延迟 100 Gbps 以太网 IP 内核用户指南
• 低延迟 40 Gbps 和 100 Gbps 以太网 MAC 和 PHY MegaCore 功能用户指南

Cyclone® 10 台设备

• FPGA 三速以太网 IP 内核用户指南
• FPGA 低延迟以太网 10G MAC IP 内核用户指南

引脚连接指南

Agilex™ 设备

• Agilex™ 7 设备家族引脚连接指南
• Agilex™ 5 设备家族引脚连接指南

Stratix® 10 台设备

• Stratix® 10 GX、MX、TX、DX 和 SX 设备家族引脚连接指南

Arria® 10 台设备

• Arria® 10 GX、GT 和 SX 设备产品家族引脚连接指南

Cyclone® 10 台设备

• Cyclone® 10 GX 设备产品家族引脚连接指南

线路图审查

Agilex™ 设备

• Agilex™ 7 设备原理图审查工作表
• Agilex™ 5 设备原理图审查工作表

Stratix® 10 台设备

• Stratix® 10 GX、MX、TX 和 SX 原理图审查工作表

Arria® 10 台设备

• Arria® 10 GX、GT 和 SX 原理图审查工作表

Cyclone® 10 台设备

• Cyclone® 10 GX 原理图审查工作表

主板设计指南

• AN 886：Agilex™ 7 设备设计指南
• Agilex™ 7 电源管理用户指南
• Agilex™ 7 设备家族高速串行接口信号完整性设计指南
• AN 910：Agilex™ 7 配电网络设计指南
• Agilex™ 5 电源管理用户指南
• Agilex™ 5 FPGAs和 SoC PCB 设计指南（HSSI、EMIF、MIPI、True T差分、PDN）
• Agilex™ 5 配电网络设计指南
• 主板布局测试
• AN 766：Stratix® 10 器件高速信号接口布局设计指南
• AN 875：Stratix® 10 E-Tile PCB 设计指南
• AN 114：可编程设备包主板设计指南
• AN 613：《FPGAs的 PCB 叠层设计注意事项》

早期功耗估算器

• 早期功耗估算器 (EPE) 和功耗分析器
• AN 750：使用FPGA PDN 工具优化供电网络设计
• 《设备指定的供电网络 (PDN) 工具 2.0 用户指南》

散热功率指南

• AN 787：Stratix® 10 散热建模和管理

电源排序指南

• AN 692：Agilex™ 7、Stratix® 10、Arria® 10 和 Cyclone® 10 GX 设备的电源排序注意事项

Agilex™ 7 设备

• 面向以太网 Agilex™ 设备的 E-Tile 硬核 IP
  • FPGA IP 设计示例用户指南
• 三速以太网 IP
• F-Tile 三速以太网 FPGA IP 设计示例用户指南
• 10G 以太网 IP
  • F-Tile 低延迟以太网 10G MAC FPGA IP 设计示例用户指南
• 25G 以太网 IP
  • F-Tile 25G 以太网 FPGA IP 设计示例用户指南
• F-Tile 以太网硬 IP
  • F-Tile 以太网FPGA硬 IP 设计示例用户指南
  • F-Tile 动态重构设计示例用户指南

Stratix® 10 台设备

• 三速以太网
  • AN830：FPGA三速以太网和板上 PHY 芯片参考设计
• 1G/2.5G 以太网
  • 面向 Stratix® 10 的 1G/2.5G 以太网设计示例
• 10G 以太网
  • 用于低延迟以太网 10G MAC 的 FPGA IP 设计示例用户指南
• 40G 以太网
  • 面向低延迟 40 Gbps 以太网的 FPGA IP 设计示例用户指南
• 面向以太网的 FPGA H-Tile 硬核 IP
  • 设计示例用户指南
• 100G Ethernet
  • 面向低延迟 100 Gbps 以太网的 FPGA IP 设计示例用户指南
• 面向以太网 Stratix® 10 的 E-Tile 硬核 IP
  • FPGA IP 设计示例用户指南

Arria® 10 台设备

• 三速以太网
  • AN647：单端口三速以太网和板上 PHY 芯片参考设计
  • AN-744：适用于 Arria® 10 设备的可扩展三速以太网参考设计
  • Arria® 10 三速以太网和原生 PHY 设计示例
  • 采用 IEEE 1588v2 和原生 PHY 的 Arria® 10 三速以太网设计示例
• 10G 以太网
  • AN 699：使用FPGA以太网设计工具包
  • AN794：Arria® 10 低延迟以太网 10G MAC 和 XAUI PHY 参考设计
  • AN 701：使用 Arria® 10 1G/10G PHY 的可扩展低延迟以太网 10G MAC
  • AN 838：Arria® 10 NBASE-T 以太网解决方案与 Aquantia 以太网 PHY 之间的互作性参考设计
  • Arria® 10 SoC 可扩展多速 10 M - 10G 以太网设计示例
  • 采用 IEEE 1588v2 的 Arria® 10 可扩展 10 G 以太网 MAC + 原生 PHY 设计示例

工具

Stratix® 10 设备以太网链接检查器

以太网链路检查器主要包含两个辅助工具：

1. 链路监控器 - 允许您持续监控 10 设备与链路伙伴之间的以太网链路Stratix®运行状况。可以监控的主要功能包括：链路状态摘要（CDR 锁定、RX 恢复频率、通道对齐锁定等）MAC 数据包统计，FEC 统计等。
2. 链路分析 - 可深入了解链路初启顺序（如自动协商、链路调训等）或 Signal Tap Logic Analyzer 文件捕捉的任何其它事件。针对给定事件配置和捕获 Signal Tap Logic Analyzer 文件，然后使用链路分析导入捕获的事件并研究该事件持续时间内Stratix® 10 个行为。
   

要访问面向特定 Quartus® 软件版本的 Ethernet Link Inspector，请参阅下表。

• 有关 IP 和设备支持使用模式，请参阅相关 Ethernet Link Inspector 用户指南中的“1.2 支持的 IP 核与设备”一节。

知识产权 (IP) 内核发布说明

Agilex™ 设备

• 面向以太网的 E-Tile Hard IP 版本说明

Stratix® 10 台设备

• FPGA 三速以太网 IP 内核版本说明
• FPGA 低延迟以太网 10G MAC IP 内核版本说明
• Stratix® 10 10GBASE-KR PHY 版本说明
• 面向以太网 IP 内核的 Stratix® 10 H-Tile Hard IP 版本说明
• Stratix® 10 低延迟 40 Gbps 以太网 IP 内核版本说明
• Stratix® 10 低延迟 100 Gbps 以太网 IP 内核版本说明
• 面向以太网 FPGA IP 的 Stratix® 10 E-Tile Hard IP 版本说明

Arria® 10 台设备

• FPGA 三速以太网 IP 内核版本说明
• FPGA 低延迟以太网 10G MAC IP 内核版本说明
• 1G/10G 和背板以太网 10GBASE-KR PHY 版本说明
• 1G/2.5G/5G/10G 多速率以太网 PHY IP 内核版本说明
• 25G 以太网 IP 内核版本说明
• 低延迟 40 Gbps 以太网 IP 内核版本说明
• 低延迟 100 Gbps 以太网 IP 内核版本说明

Cyclone® 10 台设备

• FPGA 三速以太网 IP 内核版本说明
• FPGA 低延迟以太网 10G MAC IP 内核版本说明

《故障树分析指南》

• 低延迟 10 G MAC 数据损坏问题的故障树分析指南

知识库解决方案

Agilex™ 设备

• 搜索知识库 （FPGA IP for Agilex™ FPGAs 和 SoC FPGAs）

Stratix® 10 台设备

• 搜索知识库（FPGA三速以太网的 IP）
• 搜索知识库（FPGA IP 适用于低延迟以太网 10G MAC）
• 搜索知识库（1 G/2.5 G/5 G/10 G 以太网多速率 PHY 的 FPGA IP）
• 搜索知识库（FPGA 25G 以太网的 IP）
• 搜索知识库（FPGA IP 用于低延迟 40 Gbps 以太网）
• 搜索知识库 （FPGA IP 以实现低延迟 100 Gbps 以太网）

Arria® 10 台设备

• 搜索知识库（FPGA三速以太网的 IP）
• 搜索知识库（FPGA IP 适用于低延迟以太网 10G MAC）
• 搜索知识库（FPGA IP 适用于 1 G/10 G 和背板以太网 10GBASE-KR PHY）
• 搜索知识库（1 G/2.5 G/5 G/10 G 以太网多速率 PHY 的 FPGA IP）
• 搜索知识库（FPGA 25G 以太网的 IP）
• 搜索知识库（FPGA IP 用于低延迟 40 Gbps 以太网）
• 搜索知识库 （FPGA IP 以实现低延迟 100 Gbps 以太网）

Cyclone® 10 台设备

• 搜索知识库（FPGA三速以太网的 IP）
• 搜索知识库（FPGA IP 适用于低延迟以太网 10G MAC）

FPGA技术培训

• 技术培训目录