收发器 PHY IP 支持中心

收发器 PHY IP 支持中心提供有关如何选择、设计和实施收发器 PHY IP 链路的信息。

入门
1.设备和 IP 选择
2.设计流程和 IP 集成
3.主板设计和功耗管理
4.互操作性和标准测试
5.设计示例和参考设计
6.培训课程和视频
7.调试

收发器 PHY IP 支持中心提供有关如何为 Agilex™ 7、Agilex 5、Stratix®™ 10、Arria® 10 和 Cyclone® 10 设备选择、设计和实施收发器链路的信息。还将提供关于如何初启系统和调试收发器链路的指南。本页面所整理的类别与高速收发器系统设计流程（从开始到结束）一一对应。

获取对 Agilex™ 7 FPGA接口协议设计和 Agilex™ 5 FPGA接口协议设计，以及关键关键资源和文档的标准开发流程的分步指导之旅。

对于其他设备，请搜索设备和产品支持集合。

入门

1.设备和 IP 选择

我应使用哪个 FPGA 设备产品家族？

表 1 - 器件种类和功能支持
设备		Agilex™ 7	Stratix® 10			Arria® 10			Cyclone® 10
器件种类		AGF E-Tile	GX/SX L-Tile	GX/SX H-Tile	MX/TX E-Tile	SX（3）	GX（3）	GT（4）	GX
最大数据速率（芯片到芯片）(1)(7)	GX 通道	-	-	17.4 Gbps	-	17.4 Gbps	17.4 Gbps	17.4 Gbps	12.5 Gbps
	GXT通道	-	26.6 Gbps	28.3 Gbps	28.3 Gbps	-	-	25.8 Gbps	-
	GXE 通道	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)	-	-	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)	-	-	-	-
最大数据速率（背板）(8)	GX 通道	-	12.5 Gbps	28.3 Gbps	28.3 Gbps	12.5 Gbps	12.5 Gbps	12.5 Gbps	6.6Gbps
	GXT通道	-	12.5 Gbps	28.3 Gbps	28.3 Gbps	-	12.5 Gbps	12.5 Gbps	-
	GXE 通道	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)	-	-	28.9 Gbps (NRZ) 57.8 Gbps (PAM4)	-	-	-	-
每台设备的最大通道数	GX 通道	-	96	96	-	96	72	72	12
	GXT通道	-	32	64	24	-	6	6	-
	GXE 通道	24（和 32 P-Tile）	-	-	120	-	-	-	-
硬核 IP	每台设备具有一个 PCIe Gen2 x4 插槽	10G/25G/100G 以太网，具备可选的 1588 功能 + RS-FEC (528, 514)/RS-FEC (544, 514)	每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 50/100 Gbps 以太网 MAC 每台设备有多达 4 个 PCIe Gen3 x16 插槽 SR-IOV（4 个 PF/2K VF）(6)	10G/25G/100G 以太网，具备可选的 1588 功能 + RS-FEC (528, 514)/RS-FEC (544, 514)	每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 PCIe* Gen3 x8 插槽
硬核 IP	不提供 SR-IOV 支持。		每台设备有多达 4 个 PCIe Gen3 x16 插槽			每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 PCIe Gen3 x16 插槽	每台设备有多达 4 个 PCIe* Gen3 x8 插槽
注意：上表中显示的值适用于标准电源模式。在低功耗模式下，Arria® 10 GX 设备通道（芯片到芯片）的最大数据速率为 11.3 Gbps。由于 GT 收发器通道是为达到峰值性能而设计的，因此它们没有降低功耗的工作模式。要在标准和低功耗模式下以指定的数据速率运行 GX 收发器通道，请使用相应的内核和外围设备电源。有关更多详细信息，请参阅 Arria® 10 设备数据表。通过过采样，Arria® 10 和 Stratix® 10 设备收发器可以支持 1.0 Gbps 以下的数据速率。对于 SX 和 GX 设备型号，收发器的最大数据传输速率规定为最快的 (–1) 收发器速度等级。请参阅设备数据表以了解较低的速度等级规格。对于 GT 设备的型号，收发器的最大数据传输速率规定为 (-1) 速度等级。请参阅设备数据表以了解较低的速度等级规格。 Stratix® 10 设备收发器同时具有 GX 和 GXT 类型的收发器通道。有关详细信息，请参阅《Stratix® 10 L-Tile/H-Tile 收发器 PHY 用户指南》。 SR-IOV 代表单根 I/O 虚拟化。通过过采样，Arria® 10 和 Stratix® 10 设备收发器可以支持 1.0 Gbps 以下的数据速率。背板应用是指需要高级均衡（例如，能够补偿通道损耗的判决反馈均衡 (DFE)）的应用。

查看全部显示较少

FPGA设备数据表

主题	Agilex™ 7	Stratix® 10	Arria® 10	Cyclone® 10
更多资源	E-Tile 收发器 PHY 用户指南	Stratix® 10 L-Tile 和 H-Tile 收发器 PHY 用户指南 E-Tile 收发器 PHY 用户指南 AN 778 - Stratix® 10 收发器的使用	Arria® 10 收发器 PHY 用户指南	Cyclone® 10 收发器 PHY 用户指南

2.设计流程和 IP 集成

在哪里可以找到关于收发器使用的信息？

将 E-Tile 通道布局工具和《Stratix® 10 设备家族引脚连接指南》结合使用，快速规划 E-Tile 中的协议布局，然后阅读整篇文档并在 Quartus® Prime 软件中实施设计。基于 Excel 的 E-Tile 通道布局工具还包含“说明”、“图例”、“修订版本”和“协议”工作表。

主题	Agilex™ 7	Agilex™ 5	Stratix® 10	Arria® 10	Cyclone® 10
我应该考虑哪些设计建议？	AN 886：Agilex™ 7 设备设计指南	设备设计指南：Agilex™ 5 FPGAs和 SoC	Stratix® 10 设备设计指南	Arria® 10 GX/GT 设备勘误表和设计建议 Arria® 10 SX 设备勘误表和设计建议	Cyclone® 10 GX 设备勘误表和设计指南
在哪里可以找到关于收发器 PHY IP 集成的信息？	E-Tile 收发器 PHY 用户指南 Agilex™ 7 时钟和 PLL 用户指南	GTS 收发器 PHY 用户指南	Stratix® 10 L-Tile 和 H-Tile 收发器 PHY 用户指南 E-Tile 收发器 PHY 用户指南	Arria® 10 收发器 PHY 用户指南 AN 738：Arria® 10 设备设计指南	Cyclone® 10 GX 收发器 PHY 用户指南 Cyclone® 10 GX 设备设计指南
在哪里可以找到关于收发器 PHY IP 寄存器映射的信息？	F-Tile 自动协商和链路调训 FPGA IP 寄存器映射 F-Tile PMA 和 FEC 直接 PHY FPGA IP 寄存器映射		Stratix® 10 L-Tile 和 H-Tile 收发器寄存器逻辑视图	Arria® 10 个收发器寄存器逻辑视图	Cyclone® 10 个收发器寄存器逻辑视图
《模拟设置指南》			Stratix® 10 L-Tile/H-Tile 预加重和输出摆幅估计器	Arria® 10 预加重和输出摆幅估计器	Cyclone® 10 和 Arria® 10 预加重和输出摆幅估计器
更多资源				Arria® 10 收发器 PHY 引脚规划（FPGA Wiki）

查看全部显示较少

3.主板设计和功耗管理

主题	Agilex™ 7	Agilex™ 5	Stratix® 10	Arria® 10	Cyclone® 10	最大® 10	Stratix® V	Arria® V	Cyclone® V	Max® V
主板设计指南	Agilex™ 7 配置用户指南 Agilex™ 7 设备家族高速串行接口信号完整性设计指南 AN 114：FPGA 设备封装主板设计指南	GTS 收发器双单工接口用户指南 AN 114：FPGA 设备封装主板设计指南	AN 766：Stratix® 10 器件高速信号接口布局设计指南 FPGAs的 PCB 叠层设计注意事项	AN 114：FPGA 设备封装主板设计指南 FPGAs的 PCB 叠层设计注意事项	AN 114：FPGA 设备封装主板设计指南 FPGAs的 PCB 叠层设计注意事项	AN 114：FPGA 设备封装主板设计指南 FPGAs的 PCB 叠层设计注意事项	AN 672：高 Gbps 数据速率传输的收发器链路设计指南 AN 114：FPGA 设备封装主板设计指南 FPGAs的 PCB 叠层设计注意事项	AN 114：FPGA 设备封装主板设计指南	AN 114：FPGA 设备封装主板设计指南 FPGAs的 PCB 叠层设计注意事项	AN 114：FPGA 设备封装主板设计指南 FPGAs的 PCB 叠层设计注意事项
引脚连接指南	Agilex™ 7 设备家族引脚连接指南		Stratix® 10 设备产品家族引脚连接指南	Arria® 10 GX、GT 和 SX 设备产品家族引脚连接指南	Cyclone® 10 GX 设备产品家族引脚连接指南
线路图审查	Agilex™ 7 设备原理图审查工作表		Stratix® 10 器件原理图审查工作表	Arria® 10 GX、GT 和 SX 原理图审查工作表	Cyclone® 10 GX 原理图审查工作表
电源管理	Agilex™ 7 电源管理用户指南：F 系列和 I 系列使用 FPGA Power and Thermal Calculator 进行热量建模早期功率估算器 (EPE) 和功率分析器 AN 692：Agilex™ 7 设备的电源排序注意事项	早期功率估算器 (EPE) 和功率分析器	早期功率估算器 (EPE) 和功率分析器 AN 692：Stratix® 10 设备的电源排序注意事项 AN 750：使用 Altera PDN 工具优化供电网络设计设备特定的供电网络 (PDN) 工具 2.0 用户指南	早期功率估算器 (EPE) 和功率分析器 AN 692：Arria® 10 设备的电源排序注意事项 AN 750：使用 Altera PDN 工具优化供电网络设计设备特定的供电网络 (PDN) 工具 2.0 用户指南	早期功率估算器 (EPE) 和功率分析器 AN 692：Cyclone®设备的电源排序注意事项 AN 750：使用 Altera PDN 工具优化供电网络设计设备特定的供电网络 (PDN) 工具 2.0 用户指南	早期功率估算器 (EPE) 和功率分析器 AN 750：使用 Altera PDN 工具优化供电网络设计设备特定的供电网络 (PDN) 工具 2.0 用户指南	设备特定的供电网络 (PDN) 工具 2.0 用户指南	早期功率估算器 (EPE) 和功率分析器 AN 750：使用 Altera PDN 工具优化供电网络设计设备特定的供电网络 (PDN) 工具 2.0 用户指南	设备特定的供电网络 (PDN) 工具 2.0 用户指南	早期功率估算器 (EPE) 和功率分析器

查看全部显示较少

模拟模型和工具

高级链路分析器

高级链路分析器是一款一流的抖动/噪声环形链路分析工具，支持您快速、轻松地评估高速串行链路性能。这是一款理想的预设计工具，有助于您了解FPGA解决方案如何满足系统要求。它也可以有效地提供后期设计支持，以帮助调试与验证。

型号

开发套件用户指南

主题	Agilex™ 7	Stratix® 10	Arria® 10
开发套件用户指南	Agilex™ 7 F 系列 FPGA 开发套件用户指南 Agilex™ 7 F 系列收发器 SoC 开发套件用户指南	Stratix® 10 开发套件用户指南《Stratix® 10 GX 收发器信号完整性开发套件用户指南》	Arria® 10 开发套件用户指南 Arria® 10 SoC 开发套件用户指南《Arria® 10 GX 收发器信号完整性开发套件用户指南》

主题

Agilex™ 7

Stratix® 10

Arria® 10

开发套件用户指南

Agilex™ 7 F 系列 FPGA 开发套件用户指南

Agilex™ 7 F 系列收发器 SoC 开发套件用户指南

Stratix® 10 开发套件用户指南

《Stratix® 10 GX 收发器信号完整性开发套件用户指南》

Arria® 10 开发套件用户指南

Arria® 10 SoC 开发套件用户指南

《Arria® 10 GX 收发器信号完整性开发套件用户指南》

查看全部显示较少

4.互操作性和标准测试

主题	Agilex™ 7	Agilex™ 5	Stratix® 10	Arria® 10	Cyclone® 10	最大® 10
应用程序	Agilex™ 7 通用 I/O 用户指南：F 系列和 I 系列	面向并行接口FPGA IP 内核的 PHY Lite 发布说明	面向并行接口FPGA IP 内核的 PHY Lite 发布说明	面向并行接口FPGA IP 内核的 PHY Lite 发布说明	面向并行接口FPGA IP 内核的 PHY Lite 发布说明
	面向并行接口FPGA IP 内核的 PHY Lite 发布说明	通用 I/O 用户指南	AN 835：PAM4 信号基础知识
		LVDS SERDES 用户指南	AN 846：Stratix® 10 前向纠错
型号	IEEE 1149.6 BSDL 文件	IEEE 1149.6 BSDL 文件	IEEE 1149.6 BSDL 文件	IEEE 1149.6 BSDL 文件	IEEE 1149.6 BSDL 文件	IEEE 1149.6 BSDL 文件

查看全部显示较少

5.设计示例和参考设计

主题	Agilex™ 7	Stratix® 10	Arria® 10	Cyclone® 10
设计示例和参考设计	高速收发器演示设计 - 带 F-Tile 的 Agilex™ 7 设备 I 系列高速收发器演示设计 - Agilex™ 7 设备 F 系列（E-Tile）	高速收发器演示设计 - Stratix® 10 TX 系列高速收发器演示设计 - Stratix® 10 GX 系列	具有 Arria® 10 SoC 主板的 Terasic DE10 Advanced 具有Arria® 10 FPGA SoM 入门级主板的 ACHILLES Instant 开发套件 Arria® 10 个收发器 PHY 设计示例 Arria® 10 收发器 PHY 基本设计示例高速收发器演示设计 - Arria® 10 系列	Cyclone® 10 收发器 PHY 基本设计示例

主题

Agilex™ 7

Stratix® 10

Arria® 10

Cyclone® 10

设计示例和参考设计

高速收发器演示设计 - 带 F-Tile 的 Agilex™ 7 设备 I 系列

高速收发器演示设计 - Agilex™ 7 设备 F 系列（E-Tile）

高速收发器演示设计 - Stratix® 10 TX 系列

高速收发器演示设计 - Stratix® 10 GX 系列

具有 Arria® 10 SoC 主板的 Terasic DE10 Advanced

具有Arria® 10 FPGA SoM 入门级主板的 ACHILLES Instant 开发套件

Arria® 10 个收发器 PHY 设计示例

Arria® 10 收发器 PHY 基本设计示例

高速收发器演示设计 - Arria® 10 系列

Cyclone® 10 收发器 PHY 基本设计示例

查看全部显示较少

6.培训课程和视频

主题	说明
E-Tile 时钟	了解 E-tile 上可用的参考时钟，并生成和分配 E-tile 收发器数据路径时钟。
GTS 收发器基础知识培训	本培训介绍了针对各种应用进行优化的 Agilex™ 5 FPGA GTS 收发器的基础知识。
收发器工具套件培训	本在线培训将向您介绍 Quartus® Prime 专业版软件中的收发器工具包以及 Auto Sweep 和 Eye Viewer 等功能。
20 纳米和 28 纳米设备的收发器基础知识	了解在 20 纳米和 28 纳米FPGA 收发器中用于支持各种高速协议的基本构建模块。
Stratix® 10 收发器基础知识	了解Stratix® 10 FPGA 收发器中用于支持各种高速协议的基本构建模块。
构建Stratix® 10 FPGA收发器 PHY 层	了解如何定义构成 Stratix® 10 FPGA 收发器 PHY 层解决方案的三种资源，即收发器 PHY、收发器 PLL 和收发器复位控制器。
适用于 Arria® 10 设备的收发器工具包	了解如何对 Arria® 10 和 Cyclone® 10 FPGA 收发器的模拟设置进行调试和动态微调。
Arria® 10 FPGA 收发器的高级信号调理	了解Arria® 10 FPGA收发器的模拟功能，以及如何使用它们来提高链路性能。
构建第十代收发器 PHY 层	了解如何使用 Arria® 10 和 Cyclone® 10 FPGA收发器 IP 模块构建自定义收发器。
第十代收发器时钟	了解 Arria® 10 和 Cyclone® 10 FPGA 收发器模块中的时钟资源。

其他培训课程

收发器培训课程

主题	说明
F-Tile 通道布局工具	F-Tile 通道布局工具与《设备家族引脚连接指南》相结合，使您能够在阅读整篇文档并在 Quartus® Prime Pro 软件中实施设计之前，快速规划产品中的协议布局。

FPGA速览视频

其他快速视频

标题	说明
17G 收发器演示视频	观看我们的实验室中运行 17Gbps 收发器的首批 Agilex™ 5 FPGA E 系列 B 组设备。
Arria® 10 单工收发器的设备配置	观看此视频，了解如何通过动态重配置将 Arria® 10 设备单工收发器放置在同一物理收发器通道中。
Arria® 10 设备收发器的动态重配置	观看此视频，了解如何在 Arria® 10 设备中使用发射器（TX）锁相环（PLL）切换和嵌入式流转化器来执行数据速率更改。
如何使用收发器工具包第 1 部分	观看这个由四部分组成的视频，了解如何使用收发器工具包应用（在 Arria® 10 FPGA开发套件中演示）。该视频说明了如何获得收发器的最佳物理介质接入层 (PMA) 设置。
如何使用收发器工具包第 2 部分	观看这个由四部分组成的视频，了解如何使用收发器工具包应用（在 Arria® 10 FPGA开发套件中演示）。该视频说明了如何获得收发器的最佳 PMA 设置。
如何使用收发器工具包第 3 部分	观看这个由四部分组成的视频，了解如何使用收发器工具包应用（在 Arria® 10 FPGA开发套件中演示）。该视频说明了如何获得收发器的最佳 PMA 设置。
如何使用收发器工具包第 4 部分	观看这个由四部分组成的视频，了解如何使用收发器工具包应用（在 Arria® 10 FPGA开发套件中演示）。该视频说明了如何获得收发器的最佳 PMA 设置。
Arria® 10 个收发器：预加重基础知识	了解 Arria® 10 收发器预加重功能的基础知识。比较模拟波形与芯片测量结果。
对 Arria® 10 设备收发器执行动态重新配置	观看此视频，了解如何在 Arria® 10 设备中使用 TX 锁相环 PLL 切换和嵌入式流转化器来执行数据速率更改。
使用嵌入式流转化器重新配置 Arria® 10 设备收发器	观看此视频，了解如何使用嵌入式流转化器对 Arria® 10 设备收发器标准 PCS 执行动态重配置。
使用 IBIS-AMI 模型估算 Arria® 10 设备收发器的信号完整性	观看此视频，了解如何在高级链路分析器中使用 Arria® 10 设备收发器 IBIS-AMI 模型执行信号完整性仿真。此外，该视频还介绍了眼图报告。

查看全部显示较少

7.调试

工具

Stratix® 10 设备 E-Tile 收发器调试工具

该调试工具主要包含两个辅助工具。

状态工具可让您读取和重置 PMA 参数并将其记录在文件中。它还能够使您执行适应流程（内部/外部环路、初步适应）、读取和重置位错误。
微调工具可让您使用 10Gbps/28Gbps/56Gbps 的基线 PMA 参数配置来调整收发器，以及使用自定义参数来扫描 PMA 参数并将其记录在文件中。使用此工具可分析 Stratix® 10 设备 E-Tile 中收发器通道的运行状况。

下载用户指南

下载适用于 Stratix® 10 的 E-Tile 收发器调试工具

Stratix® 10 设备 L-Tile/H-Tile 收发器 PHY 调试工具

该调试工具主要包含四个辅助工具：

电压工具让您可以测量接收器数据采样节点和发射器节点的电压
您可以使用通道状态工具检查锁定到接收器时钟数据恢复 (CDR) 数据的状态、校准状态、环回状态和 PRBS 生成器/检查器状态
适应状态工具让您可以对照黄金位设置交叉验证已配置的适应注册位 — 黄金位为给定的寄存器提供了建议位设置
眼图调试工具可让您测量眼高和/或眼宽

使用此工具分析 Stratix® 10 设备 L-Tile/H-Tile 中收发器通道的运行状况

下载工具教程

下载适用于 Stratix® 10 的 L-Tile/H-Tile 收发器 PHY 调试工具

Arria® 10 设备收发器 PHY - 故障树分析器

此交互式故障树分析器提供指南，帮助您解决在使用 10 设备收发器 PHY 的过程中可能会遇到的问题Arria®。此分析器由三个部分组成：

原生 PHY 调试
链路微调调试
动态重新配置调试

使用该故障树分析器可帮助您解决收发器 PHY 问题，并提高设计效率。它可与 Arria® 10 设备收发器 PHY 调试工具配合使用

下载用户指南

下载适用于 Arria® 10 的收发器 PHY 故障树分析器

Arria® 10 设备收发器 PHY 调试工具

此调试工具包含与 Stratix® 10 版本相同的四个辅助工具：

电压工具让您可以测量接收器数据采样节点和发射器节点的电压
您可以使用通道状态工具检查锁定到接收器时钟数据恢复 (CDR) 数据的状态、校准状态、环回状态和 PRBS 生成器/检查器状态
适应状态工具让您可以对照黄金位设置交叉验证已配置的适应注册位 — 黄金位为给定的寄存器提供了建议位设置
眼图调试工具可让您测量眼高和/或眼宽

使用此工具可分析 Arria® 10 设备中收发器通道的运行状况。

下载适用于 Arria® 10 设备的收发器 PHY 调试工具

主题	Agilex™ 7	Agilex™ 5	Quartus® Prime¹	Stratix® 10	Arria® 10	Cyclone® 10
知识产权 (IP) 内核发布说明	E-Tile 动态重配置设计示例版本说明面向以太网 FPGA IP 的 F-Tile 自动协商和链路调训版本说明 F-Tile 动态重构套件FPGA IP 版本说明 F-Tile PMA 和 FEC 直连 PHY 多速率 FPGA IP 发布说明 F-Tile PMA/FEC 直连 PHY IP 发布说明	GPIO FPGA IP 版本说明 GTS PMA/FEC 直接 PHY IP 版本说明 LVDS SERDES FPGA IP 版本说明	Quartus® Prime 设计套件版本说明
FPGA设备勘误表				Stratix® 10 GX L-Tile 生产设备勘误表 Stratix® 10 SX 生产设备勘误表	Arria® 10 GX/GT 设备勘误表和设计建议 Arria® 10 SX 设备勘误表和设计建议	Cyclone® 10 GX 设备勘误表和设计指南
用户指南（请参阅以下用户指南中有关调试功能的章节）	E-Tile 收发器 PHY 用户指南 F-Tile 架构以及 PMA 和 FEC 直接 PHY IP 用户指南 F-Tile 动态重构套件FPGA IP 用户指南 F-Tile PMA 和 FEC 直连 PHY 多速率 FPGA IP 用户指南面向并行接口 FPGA IP 的 PHY Lite 用户指南	面向并行接口 FPGA IP 的 PHY Lite 用户指南		Stratix® 10 L-Tile 和 H-Tile 收发器 PHY 用户指南	Arria® 10 收发器 PHY 用户指南	Cyclone® 10 GX 收发器 PHY 用户指南

主题

Agilex™ 7

Agilex™ 5

Quartus® Prime¹

Stratix® 10

Arria® 10

Cyclone® 10

知识产权 (IP) 内核发布说明

E-Tile 动态重配置设计示例版本说明

面向以太网 FPGA IP 的 F-Tile 自动协商和链路调训版本说明

F-Tile 动态重构套件FPGA IP 版本说明

F-Tile PMA 和 FEC 直连 PHY 多速率 FPGA IP 发布说明

F-Tile PMA/FEC 直连 PHY IP 发布说明

GPIO FPGA IP 版本说明

GTS PMA/FEC 直接 PHY IP 版本说明

LVDS SERDES FPGA IP 版本说明

Quartus® Prime 设计套件版本说明

FPGA设备勘误表

Stratix® 10 GX L-Tile 生产设备勘误表

Stratix® 10 SX 生产设备勘误表

Arria® 10 GX/GT 设备勘误表和设计建议

Arria® 10 SX 设备勘误表和设计建议

Cyclone® 10 GX 设备勘误表和设计指南

用户指南（请参阅以下用户指南中有关调试功能的章节）

E-Tile 收发器 PHY 用户指南

F-Tile 架构以及 PMA 和 FEC 直接 PHY IP 用户指南

F-Tile 动态重构套件FPGA IP 用户指南

F-Tile PMA 和 FEC 直连 PHY 多速率 FPGA IP 用户指南

面向并行接口 FPGA IP 的 PHY Lite 用户指南

面向并行接口 FPGA IP 的 PHY Lite 用户指南

Stratix® 10 L-Tile 和 H-Tile 收发器 PHY 用户指南

Arria® 10 收发器 PHY 用户指南

Cyclone® 10 GX 收发器 PHY 用户指南

查看全部显示较少

1.收发器原生 PHY IP 发布说明现在可在 Quartus® Prime 设计套件发布说明中找到。

《收发器寄存器映射指南》

主题	Agilex™ 7	Agilex™ 5	Quartus® Prime	Stratix® 10	Arria® 10	Cyclone® 10
《收发器寄存器映射指南》	F-Tile PMA 和 FEC 直接端口映射计算器 F-Tile PMA FEC 直接并行数据映射计算器	GTS PMA/FEC 直接 PHY IP 寄存器映射		Stratix® 10 L-Tile 和 H-Tile 收发器寄存器逻辑视图	Arria® 10 个收发器寄存器逻辑视图	Cyclone® 10 个收发器寄存器逻辑视图
更多资源			Quartus® Prime 专业版和标准版软件用户指南

主题

Agilex™ 7

Agilex™ 5

Quartus® Prime

Stratix® 10

Arria® 10

Cyclone® 10

《收发器寄存器映射指南》