JESD204B与JESD204C IP 核支持中心

JESD204B与JESD204C FPGA IP 核支持中心提供有关如何选择、设计、实施和调试JESD204B和JESD204C链路的信息。本页面分成不同类别，分别与JESD204B和JESD204C系统设计流程的各个环节相对应。

JESD204B和JESD204C IP 核支持中心为 Agilex™ 7、Agilex™ 5、Stratix® 10、Arria® 10 和 Cyclone® 10 器件提供资源。

获取对 Agilex™ 7 FPGA接口协议设计和 Agilex™ 5 FPGA接口协议设计，以及关键关键资源和文档的标准开发流程的分步指导之旅。

入门

1.设备和 IP 选择

我应该使用哪个FPGA系列？

表 1 - JESD204B FPGA IP 内核性能

设备产品家族	PMA 速度等级	PMA 结构速度等级	数据速率		链路时钟 FMAX (MHz)
			启用硬核 PCS (Gbps)	启用软核 PCS （Gbps） 1
Agilex™ 7 （F-Tile）	1	-1	不支持	2.0 至 20.0	data_rate/40
	1	-2	不支持	2.0 至 19.2	data_rate/40
	2	-2	不支持	2.0 至 19.2	data_rate/40
	2	-3	不支持	1.0 至 16.7	data_rate/40
	3	-3	不支持	2.0 至 16.7	data_rate/40
Agilex™ 7 （E-Tile）	2	-2	不支持	2.0 到 17.4	data_rate/40
	3	-2	不支持	2.0 到 17.4	data_rate/40
	3	-3	不支持	2.0 至 16.0	data_rate/40
Agilex™ 5 E 系列（设备组 B）			不支持	17.16	data_rate/40
Stratix® 10 （L-Tile 和 H-Tile）	1	1	2.0 至 12.0	2.0 至 16.02	data_rate/40
	1	2	2.0 至 12.0	2.0 至 14.0	data_rate/40
	2	1	2.0 至 9.83	2.0 至 16.02	data_rate/40
	2	2	2.0 至 9.83	2.0 至 14.0	data_rate/40
	3	1	2.0 至 9.83	2.0 至 16.02	data_rate/40
		2	2.0 至 9.83	2.0 至 14.0	data_rate/40
		3	2.0 至 9.83	2.0 至 13.0	data_rate/40
Stratix® 10 （E-Tile）	1	1	不支持	2.0 至 16.02	data_rate/40
	1	2	不支持	2.0 至 14.0	data_rate/40
	2	1	不支持	2.0 至 16.02	data_rate/40
	2	2	不支持	2.0 至 14.0	data_rate/40
	3	3	不支持	2.0 至 13.0	data_rate/40
Arria® 10	1	1	2.0 至 12.0	2.0 至 15.0 （2， 3）	数据传输速率/40c
	2	1	2.0 至 12.0	2.0 至 15.0 （2， 3）	数据传输速率/40c
	2	2	2.0 至 9.83	2.0 至 15.0 （2， 3）	数据传输速率/40c
	3	1	2.0 至 12.0	2.0 至 14.2 （2， 4）	数据传输速率/40c
	3	2	2.0 至 9.83	2.0 至 14.2 （2， 5）	数据传输速率/40c
	4	3	2.0 至 8.83	2.0 至 12.5 （6）	数据传输速率/40c
Cyclone® 10 GX	<任何支持的速度等级>	-5	2.0 至 9.8	2.0 至 9.8	数据传输速率/40c
Cyclone® 10 GX	<任何支持的速度等级>	-6	2.0 至 6.25	2.0 至 9.8	数据传输速率/40c

查看全部显示较少

表 2 - JESD204C FPGA IP 内核性能

设备产品家族	PMA 速度等级	PMA 结构速度等级	数据速率		链路时钟 FMAX (MHz)
			启用硬核 PCS (Gbps)	启用软核 PCS （Gbps）	链路时钟 FMAX (MHz)
Agilex™ 7 （F-Tile）	1	-1	不支持	5 至 32.44032	data_rate/40
	1	-2	不支持	5 至 32.44032	data_rate/40
	2	-1	不支持	5 至 28.8948*	data_rate/40
		-2	不支持	5 至 28.8948*	data_rate/40
		-3	不支持	5 至 24.33024	data_rate/40
	3	-3	不支持	5 至 17.4	data_rate/40
Agilex™ 7 （E-Tile）	1	-1	不支持	5 至 28.9	data_rate/40
	2	-2	不支持	5 至 28.3	data_rate/40
	2	-3	不支持	5 至 25.6	data_rate/40
	3	-2	不支持	5 至 17.4	data_rate/40
	3	-3	不支持	5 至 17.4	data_rate/40
Agilex™ 5 E 系列（设备组 B）		-4	不支持	17.16	data_rate/40
		-5	不支持	17.16	data_rate/40
		-6	不支持	17.16	data_rate/40
Agilex™ 5 E 系列（设备组 A）/D 系列		-1	不支持	28.1	data_rate/40
		-2	不支持	28.1	data_rate/40
		-3	不支持	28.1	data_rate/40
Stratix® 10 （E-Tile）	1	-1	不支持	5 至 28.9	data_rate/40
	1	-2	不支持	5 至 25.6	data_rate/40
	2	-1	不支持	5 至 28.3	data_rate/40
	2	-2	不支持	5 至 25.6	data_rate/40
	3	-1	不支持	5 至 17.4	data_rate/40
		-2	不支持	5 至 17.4	data_rate/40
		-3	不支持	5 至 17.4	data_rate/40

查看全部显示较少

*启用 ECC 后，最大数据速率可能会降低。有关更多信息，请参阅 Agilex™ 5 FPGAs和 SoC 设备数据表。

1.选择“启用软核 PCS”，以实现最大数据传输速率。对于 TX IP 内核，“启用软核 PCS”可将资源利用率提升 3–8%。对于 RX IP 内核，“启用软核 PCS”可将资源利用率提升 10–20%。

2.请参阅 Arria® 10 和 Stratix® 10 设备数据手册，以实现收发器速度等级和收发器电源工作条件下支持的最大数据传输速率。

3.在 15.0 Gbps 速度下使用软核 PCS 模式时，时间余量非常有限。建议您启用高频滤波器工作、寄存器复制和寄存器重定时，以提高时序性能。

4.对于Arria® GX 160、SX 160、GX 220 和 SX 220 设备，支持的数据传输速率高达 12.288 Gbps。

5.对于Arria® 10 GX 160、SX 160、GX 220 和 SX 220 设备，支持的数据传输速率为 11.0 Gbps。

6.对于Arria® 10 GX 160、SX 160、GX 220 和 SX 220 设备，支持的数据传输速率为 10.0 Gbps。

2.设计流程和 IP 集成

IP 集成信息

主题	Agilex™ 7	Stratix® 10	Arria® 10
同步	AN 967：数字相控阵系统中的多器件同步 AN 901：采用 Agilex™ 7 FPGA E-Tile JESD204C RX IP 实施模数转换器双链路设计 - 同步 ADC 到 Agilex® 7 双链路	AN804：利用 Stratix® 10 JESD204B RX IP 核实施同步 ADC 多链路设计	AN803：利用 Arria® 10 JESD204B RX IP 核实施同步 ADC 多链路设计 AN 814：Arria® 10 两个 x8 通道JESD204B（双工）IP 内核多设备同步参考设计
未同步		AN804：利用 Stratix® 10 JESD204B RX IP 核实施非同步 ADC 多链路设计	AN803：利用 Arria® 10 JESD204B RX IP 核实施非同步 ADC 多链路设计

主题

Agilex™ 7

Stratix® 10

Arria® 10

同步

AN 967：数字相控阵系统中的多器件同步

AN 901：采用 Agilex™ 7 FPGA E-Tile JESD204C RX IP 实施模数转换器双链路设计 - 同步 ADC 到 Agilex® 7 双链路

AN804：利用 Stratix® 10 JESD204B RX IP 核实施同步 ADC 多链路设计

AN803：利用 Arria® 10 JESD204B RX IP 核实施同步 ADC 多链路设计

AN 814：Arria® 10 两个 x8 通道JESD204B（双工）IP 内核多设备同步参考设计

未同步

AN804：利用 Stratix® 10 JESD204B RX IP 核实施非同步 ADC 多链路设计

AN803：利用 Arria® 10 JESD204B RX IP 核实施非同步 ADC 多链路设计

查看全部显示较少

3.主板设计和功耗管理

主题	Agilex™ 7	Agilex™ 5	Stratix® 10	Arria® 10	Cyclone® 10	最大® 10
引脚连接指南	Agilex™ 7 设备家族引脚连接指南	Agilex™ 5 FPGAs和 SoC 引脚连接指南	Stratix® 10 GX、MX 和 SX 设备产品家族引脚连接指南	Arria® 10 GX、GT 和 SX 设备产品家族引脚连接指南	Cyclone® 10 GX 设备产品家族引脚连接指南	MAX® 10 FPGA设备产品家族引脚连接指南
原理图检查工作表	Agilex™ 7 设备原理图审查工作表	Agilex™ 5 设备原理图审查工作表	Stratix® 10 器件原理图审查工作表	Arria® 10 GX、GT 和 SX 原理图审查工作表	Cyclone® 10 GX 原理图审查工作表	MAX® 10 原理图审查工作表
主板设计指南	Agilex™ 7 设备家族高速串行接口信号完整性设计指南 AN 114：可编程设备包主板设计指南 AN 886：Agilex™ 7 设备设计指南《主板设计指南解决方案》	Agilex™ 5 FPGAs和 SoC 设备设计指南 AN 114：可编程设备包主板设计指南	AN 766：Stratix® 10 器件高速信号接口布局设计指南 AN 613：《FPGAs的 PCB 叠层设计注意事项》《主板设计指南解决方案》	AN 613：《FPGAs的 PCB 叠层设计注意事项》 AN 114：可编程设备包主板设计指南《主板设计指南解决方案》	AN 613：《FPGAs的 PCB 叠层设计注意事项》 AN 114：可编程设备包主板设计指南《主板设计指南解决方案》	AN 613：《FPGAs的 PCB 叠层设计注意事项》 AN 114：可编程设备包主板设计指南《主板设计指南解决方案》
电源管理	Agilex™ 7 电源管理用户指南 AN 910：Agilex™ 7 配电网络设计指南	Agilex™ 5 FPGAs和 SoC 电源管理用户指南		AN 750：使用FPGA PDN 工具优化供电网络设计《设备指定的供电网络 (PDN) 工具 2.0 用户指南》早期功耗估算器 (EPE) 和功耗分析器	AN 750：使用FPGA PDN 工具优化供电网络设计《设备指定的供电网络 (PDN) 工具 2.0 用户指南》早期功耗估算器 (EPE) 和功耗分析器	AN 750：使用FPGA PDN 工具优化供电网络设计《设备指定的供电网络 (PDN) 工具 2.0 用户指南》早期功耗估算器 (EPE) 和功耗分析器
散热功耗管理	AN 944：Agilex™ 7 FPGAs的热建模		AN 787：Stratix® 10 散热建模和管理
功率排序	AN 692：电源排序注意事项	AN 692：电源排序注意事项	AN 692：电源排序注意事项	AN 692：电源排序注意事项	AN 692：电源排序注意事项

查看全部显示较少

4.互操作性和标准测试

主题	Agilex™ 7 JESD204C	Stratix® 10 JESD204B	Stratix® 10 JESD204C	Arria® 10 JESD204B
互作性检查报告	AN 976： JESD204C FPGA IP 和 ADI AD9081 MxFE* DAC 的 Agilex™ 7 F-Tile 设备 AN 960： Agilex™ 7 E-Tile 设备JESD204C FPGA IP 和 ADI AD9081 MxFE* ADC AN 876： JESD204C FPGA IP 和 ADI AD9081 MxFE* ADC 的 Agilex™ F-Tile 设备	AN 905： JESD204B FPGA IP 和 ADI AD9213 Stratix® 10 设备 AN 915： JESD204B FPGA IP 和 ADI AD9208 Stratix® 10 个 E-Tile 设备 AN 890： JESD204B FPGA IP 和 ADI AD9174 Stratix® 10 L-Tile 设备 AN 833：Stratix 10® GX 16 通道 RX JESD204B-ADC12DJ3200	AN 949： JESD204C FPGA IP 和 ADI AD9081 MxFE* DAC Stratix® 10 E-Tile 设备 AN 927： AN 916： Stratix® 10 E-Tile 设备 JESD204C FPGA IP 和 ADI AD9081/AD9082 MxFE* AN 909： JESD204C FPGA IP 和 TI ADC12DJ5200RF Stratix® 10 设备
硬件检查报告		AN 832： JESD204B IP 核和 ADI AD9208 Stratix® 10 器件 AN 823： JESD204B IP 核和 ADI AD9625 Stratix® 10 L-Tile 设备		AN 810：FPGA JESD204B IP 核和 ADI AD9208 AN 792：FPGA JESD204B IP 核和 ADI AD9371 AN 785：FPGA JESD204B IP 核和 ADI AD9162 AN 779：FPGA JESD204B IP 核和 ADI AD9691 AN 753：FPGA JESD204B IP 核和 ADI AD6676 AN 749：FPGA JESD204B IP 核和 ADI AD9144 AN 712：FPGA JESD204B MegaCore 功能和 ADI AD9625 AN 710：FPGA JESD204B MegaCore 功能和 ADI AD9680

主题

Agilex™ 7

JESD204C

Stratix® 10

JESD204B

Stratix® 10

JESD204C

Arria® 10

JESD204B

互作性检查报告

AN 976： JESD204C FPGA IP 和 ADI AD9081 MxFE* DAC 的 Agilex™ 7 F-Tile 设备

AN 960： Agilex™ 7 E-Tile 设备JESD204C FPGA IP 和 ADI AD9081 MxFE* ADC

AN 876： JESD204C FPGA IP 和 ADI AD9081 MxFE* ADC 的 Agilex™ F-Tile 设备

AN 905： JESD204B FPGA IP 和 ADI AD9213 Stratix® 10 设备

AN 915： JESD204B FPGA IP 和 ADI AD9208 Stratix® 10 个 E-Tile 设备

AN 890： JESD204B FPGA IP 和 ADI AD9174 Stratix® 10 L-Tile 设备

AN 833：Stratix 10® GX 16 通道 RX JESD204B-ADC12DJ3200

AN 949： JESD204C FPGA IP 和 ADI AD9081 MxFE* DAC Stratix® 10 E-Tile 设备

AN 927： AN 916： Stratix® 10 E-Tile 设备 JESD204C FPGA IP 和 ADI AD9081/AD9082 MxFE*

AN 909： JESD204C FPGA IP 和 TI ADC12DJ5200RF Stratix® 10 设备

硬件检查报告

AN 832： JESD204B IP 核和 ADI AD9208 Stratix® 10 器件

AN 823： JESD204B IP 核和 ADI AD9625 Stratix® 10 L-Tile 设备

AN 810：FPGA JESD204B IP 核和 ADI AD9208

AN 792：FPGA JESD204B IP 核和 ADI AD9371

AN 785：FPGA JESD204B IP 核和 ADI AD9162

AN 779：FPGA JESD204B IP 核和 ADI AD9691

AN 753：FPGA JESD204B IP 核和 ADI AD6676

AN 749：FPGA JESD204B IP 核和 ADI AD9144

AN 712：FPGA JESD204B MegaCore 功能和 ADI AD9625

AN 710：FPGA JESD204B MegaCore 功能和 ADI AD9680

查看全部显示较少

5.《IP 和设计示例用户指南》

表3：合并JESD204B和JESD204C资源

主题	Agilex™ 7 JESD204B	Agilex™ 7 JESD204C	Agilex™ 5 JESD204C	Stratix® 10 JESD204B	Stratix® 10 JESD204C	Cyclone® 10 JESD204B	Arria® 10 JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
IP 用户指南	JESD204B FPGA IP F-Tile JESD204B FPGA IP	JESD204C FPGA IP F-Tile JESD204C FPGA IP	GTS JESD204C FPGA IP	JESD204B FPGA IP	JESD204C FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP	JESD204B FPGA IP
设计示例用户指南	JESD204B Agilex™ FPGA IP F-Tile JESD204B FPGA IP	JESD204C Agilex™ FPGA IP F-Tile JESD204C FPGA IP	GTS JESD204C FPGA IP	JESD204B Stratix® 10 FPGA IP Stratix 10® GX 16 通道 RX JESD204B-ADC12DJ3200	JESD204C Stratix® 10 FPGA IP	JESD204B Cyclone® 10 GX FPGA IP	JESD204B Arria® 10 FPGA IP JESD204B FPGA IP Quartus® Prime 标准版	JESD204B FPGA IP Quartus® Prime 标准版	JESD204B FPGA IP Quartus® Prime 标准版	JESD204B FPGA IP Quartus® Prime 标准版

主题

Agilex™ 7

JESD204B

Agilex™ 7

JESD204C

Agilex™ 5

JESD204C

Stratix® 10

JESD204B

Stratix® 10

JESD204C

Cyclone® 10

JESD204B

Arria® 10

JESD204B

Stratix® V

JESD204B

Arria® V

JESD204B

Cyclone® V

JESD204B

IP 用户指南

JESD204B FPGA IP

F-Tile JESD204B FPGA IP

JESD204C FPGA IP

F-Tile JESD204C FPGA IP

GTS JESD204C FPGA IP

JESD204B FPGA IP

JESD204C FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

JESD204B FPGA IP

设计示例用户指南

JESD204B Agilex™ FPGA IP

F-Tile JESD204B FPGA IP

JESD204C Agilex™ FPGA IP

F-Tile JESD204C FPGA IP

GTS JESD204C FPGA IP

JESD204B Stratix® 10 FPGA IP

Stratix 10® GX 16 通道 RX JESD204B-ADC12DJ3200

JESD204C Stratix® 10 FPGA IP

JESD204B Cyclone® 10 GX FPGA IP

JESD204B Arria® 10 FPGA IP

JESD204B FPGA IP Quartus® Prime 标准版

JESD204B FPGA IP Quartus® Prime 标准版

JESD204B FPGA IP Quartus® Prime 标准版

JESD204B FPGA IP Quartus® Prime 标准版

查看全部显示较少

6.培训课程和视频

FPGA技术培训

其他培训视频

视频标题	说明
JESD204B MegaCore IP 概述	此在线课程宽泛地概述了 JESD204B FPGA IP 内核。为更好地理解课程中使用的所有术语和概念，我们将先讨论 JESD204B 接口规范的相关部分，然后介绍 JESD204B FPGA IP 内核的一些重要功能。最后，通过系统的数据流来描述内核的功能细节。

查看全部显示较少

FPGA速览视频

其他快速视频

视频标题	说明
Agilex™ 7 FPGA F-Tile JESD204C 演示视频	几代FPGAs都支持 JESD204B/C 标准。观看这个演示，了解JESD204C如何在 Agilex™ 7 FPGA上运行。
使用 JESD204B IP 的 Arria® 10 与 ADI 9144 的接口	了解Arria® 10 FPGA JESD204B FPGA IP 内核与 Analog Devices Inc. （ADI）的 AD9144 转换器的互作性。
如何实现ADI AD9680与FPGA JESD204B IP内核在Stratix® V FPGA上的互作	获取如何设置硬件、配置模数转换器和配置 JESD204B FPGA IP 内核的分步指南。
如何实现ADI AD9680与Stratix® V FPGA JESD204B IP互作	获取如何设置硬件、配置模数转换器和配置 JESD204B FPGA IP 内核的分步指南。
如何在 Stratix® V FPGA上实现 TI DAC37J84 与 FPGA JESD204B MegaCore 的互作	了解 Stratix® V FPGA 上的JESD204B FPGA IP 内核与来自德州仪器公司的 DAC37J84 转换器的互作性。
JESD204B FPGA IP 快速入门视频	了解JESD204B标准和JESD204B FPGA IP 解决方案。了解如何轻松创建在硬件上运行的设计示例。
JESD204B FPGA IP 演示	了解 Arria® V FPGA上的JESD204B FPGA IP 内核与来自德州仪器公司的 DAC37J84 转换器的互作性。

查看全部显示较少

7.调试

工具

文档标题	说明
FTA JESD204B SYNCN 信号未失效问题	此调试 FTA 示例旨在帮助排除和识别与Altera JESD204B IP 内核相关的问题，并有效地解决这些问题。

查看全部显示较少

用户指南

主题	Agilex™ 7 JESD204B	Agilex™ 5 JESD204C	Stratix® 10 JESD204B	Arria® 10 JESD204B	Cyclone® 10 GX JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
FPGA IP 概述	JESD204B FPGA IP 概述	GTS JESD204C FPGA IP 用户指南	JESD204B FPGA IP 概述	JESD204B FPGA IP 概述	JESD204B FPGA IP 概述	JESD204B FPGA IP 概述	JESD204B FPGA IP 概述	JESD204B FPGA IP 概述
IP 内核调试指南	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核	使用 GTS JESD204C进行设计	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核	JESD204B FPGA IP 用户指南 - 第 6 章：JESD204B IP 核
收发器高速链路调优快速指南				AN 871：收发器高速链路调整	AN 871：收发器高速链路调整
以太网链路检查器			Ethernet Link Inspector 用户指南

查看全部显示较少

知识产权 (IP) 内核发布说明

主题	Agilex™ 7 JESD204B	Agilex™ 7 JESD204C	Agilex™ 5 JESD204C	Stratix® 10 JESD204B	Arria® 10 JESD204B	Cyclone® 10 GX JESD204B	Stratix® V JESD204B	Arria® V JESD204B	Cyclone® V JESD204B
FPGA IP	JESD204B FPGA IP 核			JESD204B FPGA IP 核	JESD204B FPGA IP 核	JESD204B FPGA IP 核	JESD204B FPGA IP 核	JESD204B FPGA IP 核	JESD204B FPGA IP 核
E-Tile	JESD204B FPGA IP	E-Tile JESD204C FPGA IP
F-Tile	JESD204B FPGA IP	JESD204C FPGA IP
GTS			GTS JESD204C FPGA IP

查看全部显示较少

仍有疑问？

获取最常见的设计问题的答案。

搜索知识库

主题	Agilex™ 7	Agilex™ 5	Stratix® 10	Cyclone® 10	Cyclone® 10 GX	Arria® 10
E-Tile 收发器 PHY	E-Tile 收发器 PHY		E-Tile 收发器 PHY
F-Tile 架构	F-tile 架构以及 PMA 和 FEC 直接 PHY IP
L-Tile 和 H-Tile 收发器 PHY			L-Tile 和 H-Tile 收发器 PHY
面向并行接口的 PHY Lite	面向并行接口 FPGA IP 的 PHY Lite	面向并行接口 FPGA IP 的 PHY Lite	面向并行接口 FPGA IP 的 PHY Lite		面向并行接口 FPGA IP 的 PHY Lite	面向并行接口 FPGA IP 的 PHY Lite
PHY 收发器				Cyclone® 10 GX 收发器 PHY		Arria® 10 收发器 PHY

选择您的语言

使用 Intel.com 搜索

快速链接

最近搜索

高级搜索

仅搜索

JESD204B与JESD204C IP 核支持中心

入门

1.设备和 IP 选择

表 1 - JESD204B FPGA IP 内核性能

表 2 - JESD204C FPGA IP 内核性能

2.设计流程和 IP 集成

3.主板设计和功耗管理

4.互操作性和标准测试

5.《IP 和设计示例用户指南》

表3：合并JESD204B和JESD204C资源

6.培训课程和视频

FPGA技术培训

FPGA速览视频

7.调试

工具

用户指南

知识产权 (IP) 内核发布说明

更多资源

仍有疑问？