仅对英特尔可见 — GUID: mwh1410384771584
Ixiasoft
1. 系统调试工具概述
2. 使用Signal Tap逻辑分析仪进行设计调试
3. Quick Design Verification with Signal Probe
4. 使用外部逻辑分析器进行在系统调试(In-System Debugging Using External Logic Analyzers)
5. 存储器和常量的在系统修改(In-System Modification of Memory and Constants)
6. 使用In-System Sources and Probes进行设计调试
7. 使用System Console分析和调试设计
8. 调试收发器链路
9. Intel® Quartus® Prime Pro Edition用户指南调试工具存档
A. Intel® Quartus® Prime Pro Edition用户指南
2.1. Signal Tap逻辑分析仪
2.2. Signal Tap Logic Analyzer任务流程概述
2.3. 配置Signal Tap Logic Analyzer
2.4. 定义触发器
2.5. 编译设计
2.6. 对目标器件或者器件编程
2.7. 运行Signal Tap Logic Analyzer
2.8. 查看,分析和使用采集的数据
2.9. 使用Signal Tap Logic Analyzer调试部分重配置设计
2.10. 使用Signal Tap Logic Analyzer调试基于模块的设计
2.11. 其他功能
2.12. 设计实例:使用Signal Tap Logic Analyzers
2.13. 自定义触发流程应用示例
2.14. Signal Tap脚本支持
2.15. 使用Signal Tap Logic Analyzer进行设计调试修订历史
7.1. System Console简介
7.2. System Console调试流程
7.3. 与System Console交互的IP内核
7.4. 启动System Console
7.5. System Console GUI
7.6. System Console命令
7.7. 在命令行模式下运行System Console
7.8. System Console服务
7.9. System Console示例和教程
7.10. 板载 Intel® FPGA Download Cable II支持
7.11. 系统验证流程中的MATLAB*和Simulink*
7.12. 不推荐使用的命令
7.13. 使用System Console分析和调试设计修订历史
仅对英特尔可见 — GUID: mwh1410384771584
Ixiasoft
2.5.3.1. 使用Incremental Route流程
要使用Incremental Route流程:
- 打开设计,运行Analysis & Elaboration (或者完整编译)以在Signal Tap中显示节点。
- 将Signal Tap添加到设计中。
- 在Signal Tap Signal Configuration窗格中, 对于Trigger和Data节点(Storage Qualifier,如果使用),在Nodes Allocated域中指定Manual。
图 56. 手动分配节点
手动节点分配使您能够控制编译到设计中的节点数量,这对于Incremental Route流程至关重要。
当选择Auto分配时,编译到设计中的节点数与Setup选项卡中的节点数匹配。如果以后添加节点,那么会在器件所需的节点数和已编译的节点数之间造成不匹配,并且必须执行完整的编译。
- 指定调试过程中估算所需的节点数。您可以稍后增加节点数量,但这需要更多的编译时间。
- 添加要布线的节点。
- 如果尚未完整编译工程,那么要运行完整编译。否则,使用Rapid Recompile开始增量编译。
- 调试并确定其他所需信号。
- (可选)选择Allow incremental route changes only锁定模式。
图 57. 增量布线锁定模式(Incremental Route Lock-Mode)
- 在Signal Tap Setup选项卡中添加额外节点。
- 不要超过您指定的手动分配的节点数。
- 避免对非运行时可配置设置进行更改。
- 从工具栏点击Rapid Recompile图标
。或者,点击Processing > Start Rapid Recompile。
注: 前面的步骤设置了设计的Incremental Route,但是实际的Incremental Route是在执行Rapid Recompile时开始的。