仅对英特尔可见 — GUID: jbr1442951948681
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: jbr1442951948681
Ixiasoft
5.4.3. 确保每个库具有不同VHDL Namespace
Intel® Quartus® Prime Pro Edition综合要求每个库的VHDL namespace(命名空间)各不相同。 较严格的库绑定要求会更符合VHDL语言规范并产生确定性行为。以帮助基于团队的工程避免出现意外的名称冲突。请确认您的RTL适应该变更。
其他Quartus软件产品 | Intel® Quartus® Prime Pro Edition |
---|---|
对于Example RTL,分析器以非指定顺序搜索所有库,直到发现utilities_pack包并使用该数据包中的内容。如果另一个库,例如projectLib也包含utilities_pack,并且在分析器搜索到myLib之前就被发现,则分析器可能会使用该库而非myLib.utilites_pack。 | 对于Example RTL,分析器使用myLib中特定的utilities_pack。如果库myLib中不存在utilities_pack,则分析器生成报错信息。 |
Example RTL:
|