仅对英特尔可见 — GUID: jbr1442960106792
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: jbr1442960106792
Ixiasoft
5.4.7. 先声明对象再初始赋值
Intel® Quartus® Prime Pro Edition综合需要先声明对象再初始赋值。请确保您的RTL先声明对象然后才初始赋值。 其他Quartus软件产品允许先声明初始赋值再声明对象。
其他Quartus软件产品 | Intel® Quartus® Prime Pro Edition |
---|---|
对于Example RTL,综合使用值p_progio1_reg初始化输出p_prog_io1,即使寄存器声明出现在Line 2。 | 对于Example RTL,如果先指定初始值才声明寄存器则综合会生成句法错误。 |
Example RTL:
|