DisplayPort Intel® Agilex™ F-Tile FPGA IP设计示例用户指南

下载 PDF
ID 709308
日期 12/13/2021
Public
文档目录
文档目录 x
1. DisplayPort Intel FPGA IP设计示例快速入门指南 2. 并行环回设计示例 3. DisplayPort Intel® Agilex™ F-tile FPGA IP设计示例用户指南文档修订历史
1. DisplayPort Intel FPGA IP设计示例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和仿真设计 1.6. DisplayPort Intel FPGA IP设计示例参数
2. 并行环回设计示例 x
2.1. Intel® Agilex™ F-tile DisplayPort SST并行环回设计特性 2.2. 时钟方案 2.3. 仿真测试台
1. DisplayPort Intel FPGA IP设计示例快速入门指南
2. 并行环回设计示例
3. DisplayPort Intel® Agilex™ F-tile FPGA IP设计示例用户指南文档修订历史

2. 并行环回设计示例

DisplayPort Intel FPGA IP设计示例演示了在没有静态速率上的Pixel Clock Recovery (PCR)模块的情况下从DisplayPort RX实例到DisplayPort TX实例的并行环回。
表 3.   Intel® Agilex™ F-tile器件的DisplayPort Intel FPGA IP设计示例
设计实例 名称 数据速率 通道模式 环回类型
DisplayPort SST parallel loopback without PCR DisplayPort SST HBR3 Simplex Parallel without PCR

本章节内容
Intel Agilex F-tile DisplayPort SST并行环回设计特性
时钟方案
仿真测试台

二级标题