DisplayPort Intel® Agilex™ F-Tile FPGA IP设计示例用户指南

下载 PDF
ID 709308
日期 12/13/2021
Public
文档目录
文档目录 x
1. DisplayPort Intel FPGA IP设计示例快速入门指南 2. 并行环回设计示例 3. DisplayPort Intel® Agilex™ F-tile FPGA IP设计示例用户指南文档修订历史
1. DisplayPort Intel FPGA IP设计示例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和仿真设计 1.6. DisplayPort Intel FPGA IP设计示例参数
2. 并行环回设计示例 x
2.1. Intel® Agilex™ F-tile DisplayPort SST并行环回设计特性 2.2. 时钟方案 2.3. 仿真测试台
1. DisplayPort Intel FPGA IP设计示例快速入门指南
2. 并行环回设计示例
3. DisplayPort Intel® Agilex™ F-tile FPGA IP设计示例用户指南文档修订历史

2.3. 仿真测试台

仿真测试台对DisplayPort TX串行环回到RX进行仿真。
图 8. DisplayPort Intel FPGA IP单工模式仿真测试台结构图
表 5.  测试台组件
组件 说明
Video Pattern Generator 此生成器生成可配置的彩条图案。您可以参数化视频格式时序。
Testbench Control 此模块控制仿真的测试序列，并为TX core生成必要的激励信号。测试台控制模块还从source和sink读取CRC值以进行比较。
RX Link Speed Clock Frequency Checker 此检查器验证RX收发器恢复的时钟频率是否与所需的数据速率匹配。
TX Link Speed Clock Frequency Checker 此检查器验证TX收发器恢复的时钟频率是否与所需的数据速率匹配。

仿真测试台执行以下验证验证：

表 6.  测试台验证
测试标准 验证
  • 数据速率HBR3上的链路训练
  • 读取DPCD寄存器以检查DP Status是否设置并测量TX和RX Link Speed频率。
集成Frequency Checker以测量TX和RX收发器的Link Speed时钟的频率输出。
  • 运行从TX到RX视频模式。
  • 验证source和sink的CRC以检查它们是否匹配
  • 将视频模式生成器连接到DisplayPort Source以生成视频模式。
  • 测试台控制接下来从DPTX和DPRX寄存器读取Source和Sink CRC，并进行比较以确保两个CRC值相同。
注： 要确保计算出CRC，您必须使能Support CTS test automation参数。
二级标题