F-Tile JESD204C Intel® FPGA IP设计实例用户指南

下载 PDF
ID 691269
日期 12/13/2021
Public
文档目录
文档目录 x
1. 关于F-Tile JESD204C Intel® FPGA IP设计实例用户指南 2. F-Tile JESD204C Intel® FPGA IP设计实例快速入门指南 3. F-Tile JESD204C设计实例的详细描述 4. F-Tile JESD204C Intel® FPGA IP设计实例用户指南文档修订历史
2. F-Tile JESD204C Intel® FPGA IP设计实例快速入门指南 x
2.1. 设计实例结构框图 2.2. 硬件和软件要求 2.3. 生成设计 2.4. 仿真设计实例测试台 2.5. 编译设计实例 2.6. 编译和测试设计
2.3. 生成设计 x
2.3.1. 设计实例参数 2.3.2. 目录结构
3. F-Tile JESD204C设计实例的详细描述 x
3.1. 系统组件 3.2. F-Tile JESD204C设计实例时钟和复位 3.3. F-Tile JESD204C设计实例信号 3.4. F-Tile JESD204C设计实例控制寄存器 3.5. 系统控制台控制设计实例的硬件测试
3.1. 系统组件 x
3.1.1. JTAG到 Avalon® 主桥接 3.1.2. 并行I/O（PIO）内核 3.1.3. SPI主模块 3.1.4. IOPLL 3.1.5. SYSREF生成器 3.1.6. 复位定序器 3.1.7. 3-Wire SPI 3.1.8. 系统PLL 3.1.9. 模式生成器和检查器 3.1.10. F-Tile JESD204C TX和RX IP
3.5. 系统控制台控制设计实例的硬件测试 x
3.5.1. 电路板连接
1. 关于F-Tile JESD204C Intel® FPGA IP设计实例用户指南
2. F-Tile JESD204C Intel® FPGA IP设计实例快速入门指南
3. F-Tile JESD204C设计实例的详细描述
4. F-Tile JESD204C Intel® FPGA IP设计实例用户指南文档修订历史

2.6. 编译和测试设计

F-Tile JESD204C Intel® FPGA IP参数编辑器支持在目标开发套件上运行设计实例。

执行如下步骤编译设计并编程开发板：

  1. 启动 Intel® Quartus® Prime软件并编译设计(Processing > Start Compilation)。
    设计实例编译期间，自动加载设计实例的时序约束和管脚分配，以及设计组件。
  2. 要将开发板连接到主机，可通过USB电缆连接板上 Intel® FPGA Download Cable II组件，或者使用外部 Intel® FPGA Download Cable II模块连接外部JTAG连接器。
  3. 启动开发板中的Clock Control应用程序，并根据所选数据率设置时钟。
    表 8.  时钟设置
    时钟名称 时钟频率
    refclk_xcvr 在IP参数编辑器中选择收发器PLL参考时钟的频率。
    refclk_core 在IP参数编辑器中选择收发器PLL参考时钟的频率。
    mgmt_clk 100 MHz
    图 6. 时钟控制GUI设置该实例显示为，使用Intel Agilex I-Series Transceiver-SoC Development Kit的F-tile器件中，以24.33024 Gbps运行的设计实例的时钟控制GUI设置。
    注： 对于Si5332，OUT2的设置与OUT1一样，以避免时钟频率计算问题。请参阅 Intel® Agilex™ I-Series Transceiver-SoC Development Kit网站，了解更多有关信息。
  4. 如果您正在运行面向Agilex I-Series Transceiver-SoC Development Kit (F-tile)设计的外部环回测试，请将FMC+环回模块连接到FMC+连接器。
  5. 使用 Intel® Quartus® Prime Programmer，通过生成的编程文件（.sof file）配置开发板上的FPGA。
使用Tcl脚本运行硬件测试，请参阅针对系统控制台控制设计实例的硬件测试部分。
相关信息
二级标题