仅对英特尔可见 — GUID： mcn1396007462415
Ixiasoft
7.2. ALTPLL_RECONFIG端口和信号
| 端口名称 | 条件 | 说明 |
|---|---|---|
| clock | 需要 |
加载单独参数的时钟输入。此信号在PLL重配置期间也对PLL提供时钟。 时钟输入端口必须连接到一个有效的时钟。 请参考MAX 10器件数据表获得关于时钟fMAX的信息。 |
| reset | 需要 |
IP内核的异步复位输入。 Intel建议您在第一次使用IP内核前要将其复位，以保证该IP内核处于有效状态。然而，它会复位状态下上电。此端口必须连接。 |
| data_in[] | 可选 |
数据输入，当写入参数时提供参数值。 该9-bit输入端口在写操作期间提供写入到扫描快速缓存中的数据。要写入的接收器参数的比特宽决定要读进快速缓存的data_in[]的比特数。 例如，C0计数器的低比特数是8-bit宽，所以data_in[7..0]被读取到正确的高速缓存位置。C0计数器的旁路模式是1-bit宽，所以data_in[0]被读取为该参数的值。 如果省略，则默认值是0。 |
| counter_type[] | 可选 |
指定计数器类型。 一个4-bit总线形式的输入端口，对相应操作（读，写或重配置）选择计数器类型。 请参考counter_type[3..0]设置表来了解counter_type值与要设置的物理计数器之间的映射。 |
| counter_param[] | 可选 |
对counter_type端口中指定的值指定参数。 一个3-bit总线形式的输入端口，对于指定的计数器类型选择应该更新哪个参数。到每个参数和相应参数比特宽的映射在counter_param[3..0]设置表中有所定义。 |
| read_param | 可选 |
从高速缓存中读取通过counter_type和counter_param端口指定的参数，然后提供给data_out[]端口。 置位时，read_param信号表明应该读取扫描高速缓存，并将读取的数据提供给data_out[]。读取和发送到data_out[]的扫描高速缓存的比特位置和比特数取决于counter_type和counter_param值。read_param信号在时钟的上升沿被采集。如果read_param信号被置位，那么从高速缓存中读取参数值。置位read_param信号仅一个时钟周期，以防止参数被读取两次。 busy信号在read_param信号置位后的时钟上升沿被置位。 读取参数期间，busy信号保持置位。busy信号置低后，data_out[]上的值是有效的，可以加载下一个参数。当busy信号置位时，data_out[]上的值是无效的。 当read_param信号置位时，busy信号仅在时钟的下一个上升沿被置位，而不是在与read_param信号相同的时钟周期置位。 |
| write_param | 可选 |
将counter_type和counter_param端口指定的参数写入到具有data_in[]端口上指定的值的高速缓存中。 置位时，write_param信号表明data_in[]上的值应该写入到由counter_type[]和counter_param[]指定的参数中。从data_in[]端口读取的比特数取决于此参数。write_param信号在时钟的上升沿被采集。如果write_param信号被置位，那么此参数值被写入到高速缓存中。置位write_param仅一个时钟周期，以防止此参数被写入两次。 busy信号在write_param信号置位后的时钟上升沿被置位。当正在写入此参数时，busy信号保持置位，并且data_in[]的输入被忽略。busy信号置低后才能写入下一个参数。 当read_param信号置位时，busy信号仅在时钟的下一个上升沿被置位。在与write_param信号相同的时钟周期上不会置位busy信号。 |
| reconfig | 需要 |
指定通过当前高速缓存中指定的PLL设置对PLL进行重配置。 置位时，reconfig信号表明应该使用高速缓存中的值对PLL进行重配置。reconfig信号在时钟上升沿被采集。如果reconfig信号被置位，那么高速缓存设置会被加载到PLL中。置位reconfig信号仅一个时钟周期，以防止重新加载PLL配置。busy信号在reconfig信号置位后的时钟上升沿被置位。当正在加载PLL时，busy信号保持置位。busy信号置低后才能再次修改该参数值。 重配置期间和重配置后，扫描链数据高速缓存保持不变。这使您能够使用一个参数轻松创建一组新的重配置设置。 如果write_param在前一个reconfig置位后还没有置位，那么整个扫描链被再次移进PLL。 当reconfig信号置位时，busy信号仅在时钟的下一个上升沿被置位。在与reconfig信号相同的时钟周期上不会置位busy信号。 |
| pll_areset_in | 可选 |
输入信号，表明应该复位PLL。 置位时，pll_areset_in信号表明应该复位PLL IP内核。此端口如果悬空则默认为0。当在一个设计中使用ALTPLL_RECONFIG IP内核时，您不能以其它任何方式复位PLL。您必须使用此IP内核手动复位PLL。 |
| pll_scandone | 可选 |
ALTPLL_RECONFIG IP内核的输入端口。此端口由PLL的scandone输出信号驱动，并决定何时重配置PLL。 |
| pll_scandataout | 需要 |
ALTPLL IP内核的scandataout信号驱动的输入端口。使用此端口读取ALTPLL IP内核的当前配置。 此输入端口保持动态可重配置比特的ALTPLL扫描数据输出。pll_scandataout端口必须连接到PLL的scandataout端口。 只有置位reconfig信号才能观察到此端口上的活动。 |
| 端口名称 | 条件 | 说明 |
|---|---|---|
| data_out[] | 可选 |
read_param置位时从高速缓存读取的数据。 此9-bit输出总线对用户提供参数数据。当read_param信号置位时，counter_type[]和counter_param[]上的值决定了从高速缓存加载并在data_out[]总线上驱动的参数值。 当IP内核置低busy信号时，总线的相应比特 (例如，[0]或[3..0])保持一个有效值。 |
| busy | 可选 |
表明PLL正在从高速缓存读取或写入一个参数值，或者正在配置PLL。 当busy信号置位时，不能读写参数，也不能启动重配置。只有当busy信号没有置位时才能对IP内核作修改。当read_param，write_param或者reconfig输入端口置位时，此信号变高，并一直保持到指定操作完成。在重配置操作的情况下，busy信号保持高电平，直达pll_areset信号置位然后置低。 |
| pll_areset | 需要 |
驱动PLL上的areset端口进行重配置。 pll_areset端口必须连接到ALTPLL IP内核的areset端口，以使重配置正确运行。此信号是高电平有效(active high)。当pll_areset_in被置位时，或者scandone信号变高后的下一个上升沿上进行重配置之后，pll_areset信号置位。如果使用ALTPLL_RECONFIG IP内核，那么使用pll_areset输出端口驱动PLL areset端口。 |
| pll_configupdate | 可选 |
驱动PLL上的configupdate端口来进行重配置。置位时，pll_configupdate端口加载所需的数据到PLL配置锁存。发送完最后一个数据比特后此信号被置位。 |
| pll_scanclk | 需要 |
驱动PLL上的scanclk端口来进行重配置。关于不同器件的最大scanclk频率的信息，请参考相关的器件手册。 |
| pll_scanclkena | 可选 |
此端口用作时钟使能，重配置PLL上的scanclk端口。 pll_scanclkena置位后，在pll_scanclk的第一个上升沿开始重配置。在pll_scanclk的第一个下降沿上，pll_scanclkena信号置低后，IP内核停止扫描数据到PLL。 |
| pll_scandata | 需要 |
驱动PLL上的scandata端口进行重配置。 IP内核的此输出端口对动态可重配置比特保持了PLL的扫描数据输入。pll_scandata端口发送scandata到PLL。只有置位reconfig信号才能观察到此端口上的活动。 |