DisplayPort Intel® Agilex™ F-Tile FPGA IP设计示例用户指南

下载 PDF
ID 709308
日期 12/13/2021
Public
文档目录
文档目录 x
1. DisplayPort Intel FPGA IP设计示例快速入门指南 2. 并行环回设计示例 3. DisplayPort Intel® Agilex™ F-tile FPGA IP设计示例用户指南文档修订历史
1. DisplayPort Intel FPGA IP设计示例快速入门指南 x
1.1. 目录结构 1.2. 硬件和软件要求 1.3. 生成设计 1.4. 仿真设计 1.5. 编译和仿真设计 1.6. DisplayPort Intel FPGA IP设计示例参数
2. 并行环回设计示例 x
2.1. Intel® Agilex™ F-tile DisplayPort SST并行环回设计特性 2.2. 时钟方案 2.3. 仿真测试台
1. DisplayPort Intel FPGA IP设计示例快速入门指南
2. 并行环回设计示例
3. DisplayPort Intel® Agilex™ F-tile FPGA IP设计示例用户指南文档修订历史

1.3. 生成设计

使用 Intel® Quartus® Prime软件中的 DisplayPort Intel® FPGA IP参数编辑器生成设计示例。
图 3. 生成设计流程
  1. 选择Tools > IP Catalog，然后选择 Intel® Agilex™ F-tile作为目标器件系列。
    注： 此设计示例仅支持 Intel® Agilex™ F-tile器件。
  2. 在IP Catalog中，双击DisplayPort Intel FPGA IP。出现New IP Variation窗口。
  3. 对自定义IP变体指定一个顶层名称。参数编辑器将此IP变体设置保存于名为<your_ip>.ip的文件中。
  4. 您可以在Device域中选择一个特定的 Intel® Agilex™ F-tile器件，或者保持默认的 Intel® Quartus® Prime软件选择。
  5. 点击OK。出现参数编辑器。
  6. 对TX和RX配置所需的参数。
  7. 在Design Example选项卡上，选择DisplayPort SST Parallel Loopback Without PCR。
  8. 选择Simulation生成测试台，选择Synthesis生成硬件设计示例。您必须至少选择其中一个选项来生成设计示例文件。如果两者都选，生成时间会更长。
  9. 点击Generate Example Design。
二级标题