Intel® 高层次综合编译器专业版Pro版: 参考手册

下载 PDF
ID 683349
日期 12/04/2023
Public
文档目录
文档目录 x
1. Intel® HLS Compiler Pro版参考手册 2. 编译器 3. C语言和库支持 4. 组件接口 5. 组件存储器（存储器属性） 6. 组件中的循环 7. 组件并发 8. 任意精度数学支持 9. 组件目标频率(Target Frequency) 10. 任务系统 11. 库 12. 高级硬件综合控制 13. Intel® High Level Synthesis Compiler Pro版参考总结 A. 高级数学源代码库 B. 支持的数学函数 C. Cyclone® V限制 D. Intel® HLS Compiler Pro版参考手册存档 E. Intel® HLS Compiler Pro版参考手册修订历史
1. Intel® HLS Compiler Pro版参考手册 x
1.1. Intel® HLS Compiler待弃用
2. 编译器 x
2.1. Intel® HLS Compiler Pro版命令选项 2.2. 在您的组件中使用库 2.3. 编译器互操作性（Interoperability） 2.4. Intel® HLS Compiler硬件模式
2.3. 编译器互操作性（Interoperability） x
2.3.1. 单独编译您的测试台和组件
3. C语言和库支持 x
3.1. 支持用于组件综合的C和C++子集 3.2. C和C++库 3.3. 模板和重载函数 3.4. Intel® HLS Compiler Pro版编译器定义的预处理器宏
3.3. 模板和重载函数 x
3.3.1. 模板函数 3.3.2. 重载函数 3.3.3. 函数名称映射
4. 组件接口 x
4.1. 组件调用接口 4.2. Avalon® 流（Streaming）接口 4.3. 管道 4.4. Avalon® 存储器映射Host接口 4.5. Agent（代理）接口 4.6. 稳定的组件参数 4.7. 全局变量 4.8. 组件接口中的结构体 4.9. 复位行为
4.1. 组件调用接口 x
4.1.1. 标量参数 4.1.2. 指针和引用参数 4.1.3. 接口定义实例：组件调用接口控制属性 4.1.4. 接口定义实例：具有标量和指针自变量的组件
4.3. 管道 x
4.3.1. pipe类别及其用途
4.4. Avalon® 存储器映射Host接口 x
4.4.1. 存储器映射Host测试台构造函数（Constructor） 4.4.2. 描述存储器接口的隐式和显式实例 4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units）
4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units） x
4.4.3.1. Load-Store Unit类型 4.4.3.2. 存储器访问合并和加载-存储单元
4.5. Agent（代理）接口 x
4.5.1. 控制和状态寄存器（CSR）Agent 4.5.2. Agent存储器 易失性Agent存储器 Avalon® MM Host访问控制 Agent存储器组件宏
5. 组件存储器（存储器属性） x
5.1. 静态变量
6. 组件中的循环 x
6.1. 循环启动间隔（ii预处理指令） 6.2. 循环依赖项（ivdep预处理指令） 6.3. 循环合并（loop_coalesce预处理指令) 6.4. 循环展开（unroll预处理指令） 6.5. 循环并发(max_concurrency预处理指令) 6.6. 循环迭代推测（speculated_iterations预处理指令 6.7. 循环流水线控制（disable_loop_pipelining预处理指令） 6.8. 循环交叉存取控制（max_interleaving预处理指令） 6.9. 循环融合（Loop Fusion）
6.9. 循环融合（Loop Fusion） x
6.9.1. 循环融合控制（loop_fuse预处理指令） 6.9.2. 循环融合豁免（loop_fuse预处理指令）
7. 组件并发 x
7.1. 存储器空间或I/O内的串行等效性 7.2. 并发控制（hls_max_concurrency属性） 7.3. 组件流水线控制（hls_disable_component_pipelining属性）
8. 任意精度数学支持 x
8.1. 声明ac_int数据类型 8.2. 声明ac_fixed数据类型 8.3. 声明ac_complex数据类型 8.4. AC数据类型和本地编译器 8.5. 声明hls_float数据类型
8.1. 声明ac_int数据类型 x
8.1.1. 关于ac_int数据类型的重要使用信息 8.1.2. 整数提升（Integer Promotion）和ac_int数据类型整 8.1.3. 调试您使用的ac_int数据类型
8.2. 声明ac_fixed数据类型 x
8.2.1. 运算中的任意精度定点Literal（字面常量）
8.5. 声明hls_float数据类型 x
8.5.1. hls_float数据类型支持的操作符和返回类型 8.5.2. hls_float.h提供的其他数据类型
9. 组件目标频率(Target Frequency) x
9.1. 指定目标II和目标fMAX的效果
10. 任务系统 x
10.1. 任务函数 10.2. 内部流 10.3. 任务系统模拟
11. 库 x
11.1. 静态对象库 11.2. 创建静态对象库 11.3. 从HLS代码创建对象 11.4. 从RTL代码创建对象 11.5. 将对象文件打包到库中
11.3. 从HLS代码创建对象 x
11.3.1. 从HLS代码创建对象 11.3.2. 支持的 OpenCL* 语言结构体
11.4. 从RTL代码创建对象 x
11.4.1. RTL模块和HLS流水线（Pipeline） 11.4.2. 从RTL模块创建静态对象文件
11.4.1. RTL模块和HLS流水线（Pipeline） x
11.4.1.1. RTL模块到HLS流水线（Pipeline）的集成 11.4.1.2. RTL模块接口 11.4.1.3. RTL复位和时钟信号 11.4.1.4. 对象清单文件句法 11.4.1.5. 将HLS数据类型映射到RTL信号 11.4.1.6. 基于RTL的函数的HLS仿真模型 11.4.1.7. RTL模块与部分重配置之间的潜在不兼容性 11.4.1.8. 无停顿（Stall-Free）RTL 11.4.1.9. HLS库的RTL模块限制和局限性
11.4.1.2. RTL模块接口 x
11.4.1.2.1. RTL模块接口信号
11.4.1.3. RTL复位和时钟信号 x
11.4.1.3.1. Intel Agilex® 7和 Intel® Stratix® 10无停顿（Stall-Free）和可停顿（Stallable）RTL模块的特定设计复位要求
11.4.1.4. 对象清单文件句法 x
11.4.1.4.1. ATTRIBUTES的XML元素 11.4.1.4.2. INTERFACE的XML元素 11.4.1.4.3. RESOURCES的XML元素
11.4.1.4.1. ATTRIBUTES的XML元素 x
11.4.1.4.1.1. ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。
12. 高级硬件综合控制 x
12.1. 数学函数的硬件实现控制 12.2. hls_fpga_reg()函数
12.1. 数学函数的硬件实现控制 x
12.1.1. 数学函数硬件实现总结 12.1.2. --dsp-mode命令选项 12.1.3. ihc::math_dsp_control函数
13. Intel® High Level Synthesis Compiler Pro版参考总结 x
13.1. Intel® HLS Compiler Pro版i++命令行参数 13.2. Intel® HLS Compiler Pro版头文件 13.3. Intel® HLS Compiler Pro版编译器定义的预处理器宏 13.4. Intel® HLS Compiler Pro版关键字 13.5. Intel® HLS Compiler Pro版模拟API（仅测试台） 13.6. Intel® HLS Compiler Pro版组件存储器属性 13.7. Intel® HLS Compiler Pro版循环预处理指令 13.8. Intel® HLS Compiler Pro版范围预处理指令 13.9. Intel® HLS Compiler Pro版组件属性 13.10. Intel® HLS Compiler Pro版组件默认值接口 13.11. Intel® HLS Compiler Pro版组件调用接口控制属性 13.12. Intel® HLS Compiler Pro版组件宏 13.13. Intel® HLS Compiler Pro版技术性任务系统API 13.14. Intel® HLS Compiler Pro版管道API 13.15. Intel® HLS Compiler Pro版流输入接口 13.16. Intel® HLS Compiler Pro版流输出接口 13.17. Intel® HLS Compiler Pro版存储器映射接口 13.18. Intel® HLS Compiler Pro版加载-存储单元控制 13.19. Intel® HLS Compiler Pro版任意精度数据类型
13.13. Intel® HLS Compiler Pro版技术性任务系统API x
13.13.1. ihc::stream分类
A. 高级数学源代码库 x
A.1. 随机数生成程序库 A.2. 矩阵乘法库 A.3. 乔莱斯基分解（Cholesky Decomposition）库
B. 支持的数学函数 x
B.1. math.h头文件提供的数学函数 B.2. extendedmath.h头文件提供的数学函数 B.3. ac_fixed_math.h头文件提供的数学函数 B.4. hls_float.h头文件提供的数学函数 B.5. hls_float_math.h头文件提供的数学函数 B.6. 默认舍入方案和非规格数（Subnormal Number）支持
1. Intel® HLS Compiler Pro版参考手册
2. 编译器
3. C语言和库支持
4. 组件接口
5. 组件存储器（存储器属性）
6. 组件中的循环
7. 组件并发
8. 任意精度数学支持
9. 组件目标频率(Target Frequency)
10. 任务系统
11. 库
12. 高级硬件综合控制
13. Intel® High Level Synthesis Compiler Pro版参考总结
A. 高级数学源代码库
B. 支持的数学函数
C. Cyclone® V限制
D. Intel® HLS Compiler Pro版参考手册存档
E. Intel® HLS Compiler Pro版参考手册修订历史

4.5.2. Agent存储器

默认情况下，组件函数通过 Avalon® Memory-Mapped (MM) Host接口访问由引用传递的参数。通过引用传递参数的另一种方法是使用 Avalon® MM Agent存储器接口，该接口存在于组件内部。
在组件上生成一个具有指针参数的 Avalon® MM Host接口会有两个潜在的缺点：
  • 主机接口只有一个单端口。如果组件有多个加载-存储站点，则该端口上的仲裁可能会创建可停顿的逻辑。
  • 取决于实例化组件的系统，其它主机可能会在组件运行时使用存储器总线，并在总线上创建不必要的停顿。

由于agent存储器位于组件内部，因此HLS编译器可以创建针对组件访问模式而优化的存储器架构，例如创建banked存储器或者合并存储器访问。

Agent存储器不同于组件存储器，因为它们可以从位于组件外的 Avalon® MM Host进行访问。组件存储器由组件的定义限制，并且无法从组件外部进行访问。

您可以通过将存储器属性应用于agent存储器变量声明来明确控制您的agent存储器结构。

一个组件可以有多个agent存储器接口。不同于CSR agent接口中被分组到一起的agent寄存器参数，每个代理存储器都有一个单独的接口和单独的数据总线。Agent存储器接口数据总线宽度由agent类型的宽度决定。如果对存储器的内部访问已经被合并，则agent存储器接口数据总线宽度可能是agent类型宽度的倍数。

您可以将组件存储器属性应用于组件中的agent存储器，以自定义存储器架构并降低组件的FPGA面积利用率。有关详细信息，请参阅组件存储器属性。

下图显示了具有两个agent存储器接口的组件，且定义如下： 
component float myComponent(​
hls_avalon_agent_memory(64) float *a,
hls_avalon_agent_memory(64) float *b) {​
   return a[0]+b[0];​
}



仅当您的组件未执行时，才能从组件外部对agent存储器进行读取和写入，除非您使用volatile关键字标记agent存储器自变量。如果无volatile关键字，那么在HLS组件执行时如果外部Avalon MM Host访问组件agent存储器，就可能会遇到未定义的组件行为。即使外部访问的是HLS组件不访问的存储器地址，也可能会出现未定义的行为。

易失性Agent存储器

将volatile关键字添加到agent存储器内存自变量，以允许Avalon MM Host在组件执行时访问存储器。编译器构建一个存储器系统，即使在组件运行时从组件外部修改存储器，也能确保功能正确性。

然而，允许具有volatile关键字的并发存储器访问，可能会阻止编译器在组件上执行某些优化。请仔细考虑设计中的这一权衡。

根据从组件内部访问agent存储器的方式，编译器可能会推断外部存储器访问和内部存储器访问之间的仲裁逻辑。该情况下，相比于内部访问，外部访问始终具有仲裁优先级。当每个周期外部请求到达时，该优先级可能会阻止处理组件中的数据流。
重要：

您无法验证仿真期间并发组件存储器访问的行为。要测试该行为，必须构建一个Verilog测试台来与您的组件交互。您可以在以下教程中查看Verilog测试台的实例及其使用方法：

<quartus_installdir>/hls/examples/tutorials/interfaces/mm_agents_CSR_volatile

Avalon® MM Host访问控制

您可以通过hls_readwrite_mode组件宏来指示外部 Avalon® MM Host接口如何访问组件agent存储器接口，具体内容如下：
  • 使用hls_readwrite_mode("readonly")指示外部 Avalon® MM Host接口仅从agent存储器读取。如果指定该宏，则不会创建从组件外部的写入端口。
  • 使用hls_readwrite_mode("writeonly")指示外部 Avalon® MM Host接口仅写入agent存储器。如果指定该宏，则不会创建从组件外部的读取端口。

如果不指定此宏，则编译器将假设外部 Avalon® MM Host接口可以读取或写入agent存储器。

您可以使用宏来帮助编译器创建更高效的存储器系统并潜在地节省 FPGA面积。

您可以将hls_readwrite_mode宏用于易失性和非易失性agent存储器。

以下实例显示如何应用该宏： 
component void 
foo(hls_avalon_agent_memory_argument(128*sizeof(int)) 
hls_readwrite_mode(“writeonly”) int *A)

Agent存储器组件宏

组件宏 描述
hls_avalon_agent_memory_argument 在片上存储器块中实现该参数，可以通过专用agent接口读取或写入。
hls_readwrite_mode 向编译器指示代理存储器接口如何被外部 Avalon® 存储器映射（MM）主机访问。
二级标题