仅对英特尔可见 — GUID: mab1496413141436
Ixiasoft
1. Intel® HLS Compiler Pro版参考手册
2. 编译器
3. C语言和库支持
4. 组件接口
5. 组件存储器(存储器属性)
6. 组件中的循环
7. 组件并发
8. 任意精度数学支持
9. 组件目标频率(Target Frequency)
10. 任务系统
11. 库
12. 高级硬件综合控制
13. Intel® High Level Synthesis Compiler Pro版参考总结
A. 高级数学源代码库
B. 支持的数学函数
C. Cyclone® V限制
D. Intel® HLS Compiler Pro版参考手册存档
E. Intel® HLS Compiler Pro版参考手册修订历史
13.1. Intel® HLS Compiler Pro版i++命令行参数
13.2. Intel® HLS Compiler Pro版头文件
13.3. Intel® HLS Compiler Pro版编译器定义的预处理器宏
13.4. Intel® HLS Compiler Pro版关键字
13.5. Intel® HLS Compiler Pro版模拟API(仅测试台)
13.6. Intel® HLS Compiler Pro版组件存储器属性
13.7. Intel® HLS Compiler Pro版循环预处理指令
13.8. Intel® HLS Compiler Pro版范围预处理指令
13.9. Intel® HLS Compiler Pro版组件属性
13.10. Intel® HLS Compiler Pro版组件默认值接口
13.11. Intel® HLS Compiler Pro版组件调用接口控制属性
13.12. Intel® HLS Compiler Pro版组件宏
13.13. Intel® HLS Compiler Pro版技术性任务系统API
13.14. Intel® HLS Compiler Pro版管道API
13.15. Intel® HLS Compiler Pro版流输入接口
13.16. Intel® HLS Compiler Pro版流输出接口
13.17. Intel® HLS Compiler Pro版存储器映射接口
13.18. Intel® HLS Compiler Pro版加载-存储单元控制
13.19. Intel® HLS Compiler Pro版任意精度数据类型
仅对英特尔可见 — GUID: mab1496413141436
Ixiasoft
4.9. 复位行为
对于您的HLS组件,复位置位可以为异步,但复位接触置位必须为同步。
可以使用复位同步器从异步复位输入生成复位置位和取消置位行为,如以下实例Verilog代码所述:
reg [2:0] sync_resetn; always @(posedge clock or negedge resetn) begin if (!resetn) begin sync_resetn <= 3'b0; end else begin sync_resetn <= {sync_resetn[1:0], 1'b1}; end end wire synchronized_resetn; assign synchronized_resetn = sync_resetn[2];
实例Intel Quartus Prime Pro Edition工程中使用的该同步器代码是针对您的组件而生成并包含在i++编译中。使用同步器以最小化异步信号传输中由于亚稳态而导致同步失败的可能。关于亚稳态的更多信息,请参阅Intel Quartus Prime Pro版用户指南:设计建议中的 “使用Intel Quartus Prime软件管理亚稳态” 。
复位被置位后,该组件将其busy信号保持为高并将其done信号保持为低。当复位被解除置位后,组件将其busy信号保持为高电平,直到组件准备好接受下一次调用。所有组件接口(agents、hosts和流)只在组件busy信号为低电平时准备就绪。
仿真组件复位
可以使用ihc_hls_sim_reset API查看仿真过程中您组件的复位行为。如果执行了重置(即,在组件的硬件仿真期间调用了复位),则此API返回1。否则,API返回0。
调用API,如下:
int ihc_hls_sim_reset(void);
在组件的x86仿真过程中,ihc_hls_sim_reset API始终返回 0。您无法在x86仿真期间复位组件。