Intel® 高层次综合编译器专业版Pro版: 参考手册

下载 PDF
ID 683349
日期 12/04/2023
Public
文档目录
文档目录 x
1. Intel® HLS Compiler Pro版参考手册 2. 编译器 3. C语言和库支持 4. 组件接口 5. 组件存储器（存储器属性） 6. 组件中的循环 7. 组件并发 8. 任意精度数学支持 9. 组件目标频率(Target Frequency) 10. 任务系统 11. 库 12. 高级硬件综合控制 13. Intel® High Level Synthesis Compiler Pro版参考总结 A. 高级数学源代码库 B. 支持的数学函数 C. Cyclone® V限制 D. Intel® HLS Compiler Pro版参考手册存档 E. Intel® HLS Compiler Pro版参考手册修订历史
1. Intel® HLS Compiler Pro版参考手册 x
1.1. Intel® HLS Compiler待弃用
2. 编译器 x
2.1. Intel® HLS Compiler Pro版命令选项 2.2. 在您的组件中使用库 2.3. 编译器互操作性（Interoperability） 2.4. Intel® HLS Compiler硬件模式
2.3. 编译器互操作性（Interoperability） x
2.3.1. 单独编译您的测试台和组件
3. C语言和库支持 x
3.1. 支持用于组件综合的C和C++子集 3.2. C和C++库 3.3. 模板和重载函数 3.4. Intel® HLS Compiler Pro版编译器定义的预处理器宏
3.3. 模板和重载函数 x
3.3.1. 模板函数 3.3.2. 重载函数 3.3.3. 函数名称映射
4. 组件接口 x
4.1. 组件调用接口 4.2. Avalon® 流（Streaming）接口 4.3. 管道 4.4. Avalon® 存储器映射Host接口 4.5. Agent（代理）接口 4.6. 稳定的组件参数 4.7. 全局变量 4.8. 组件接口中的结构体 4.9. 复位行为
4.1. 组件调用接口 x
4.1.1. 标量参数 4.1.2. 指针和引用参数 4.1.3. 接口定义实例：组件调用接口控制属性 4.1.4. 接口定义实例：具有标量和指针自变量的组件
4.3. 管道 x
4.3.1. pipe类别及其用途
4.4. Avalon® 存储器映射Host接口 x
4.4.1. 存储器映射Host测试台构造函数（Constructor） 4.4.2. 描述存储器接口的隐式和显式实例 4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units）
4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units） x
4.4.3.1. Load-Store Unit类型 4.4.3.2. 存储器访问合并和加载-存储单元
4.5. Agent（代理）接口 x
4.5.1. 控制和状态寄存器（CSR）Agent 4.5.2. Agent存储器
5. 组件存储器（存储器属性） x
5.1. 静态变量
6. 组件中的循环 x
6.1. 循环启动间隔（ii预处理指令） 6.2. 循环依赖项（ivdep预处理指令） 6.3. 循环合并（loop_coalesce预处理指令) 6.4. 循环展开（unroll预处理指令） 6.5. 循环并发(max_concurrency预处理指令) 6.6. 循环迭代推测（speculated_iterations预处理指令 6.7. 循环流水线控制（disable_loop_pipelining预处理指令） 6.8. 循环交叉存取控制（max_interleaving预处理指令） 6.9. 循环融合（Loop Fusion）
6.9. 循环融合（Loop Fusion） x
6.9.1. 循环融合控制（loop_fuse预处理指令） 6.9.2. 循环融合豁免（loop_fuse预处理指令）
7. 组件并发 x
7.1. 存储器空间或I/O内的串行等效性 7.2. 并发控制（hls_max_concurrency属性） 7.3. 组件流水线控制（hls_disable_component_pipelining属性）
8. 任意精度数学支持 x
8.1. 声明ac_int数据类型 8.2. 声明ac_fixed数据类型 8.3. 声明ac_complex数据类型 8.4. AC数据类型和本地编译器 8.5. 声明hls_float数据类型
8.1. 声明ac_int数据类型 x
8.1.1. 关于ac_int数据类型的重要使用信息 8.1.2. 整数提升（Integer Promotion）和ac_int数据类型整 8.1.3. 调试您使用的ac_int数据类型
8.2. 声明ac_fixed数据类型 x
8.2.1. 运算中的任意精度定点Literal（字面常量）
8.5. 声明hls_float数据类型 x
8.5.1. hls_float数据类型支持的操作符和返回类型 8.5.2. hls_float.h提供的其他数据类型
9. 组件目标频率(Target Frequency) x
9.1. 指定目标II和目标fMAX的效果
10. 任务系统 x
10.1. 任务函数 10.2. 内部流 10.3. 任务系统模拟
11. 库 x
11.1. 静态对象库 11.2. 创建静态对象库 11.3. 从HLS代码创建对象 11.4. 从RTL代码创建对象 11.5. 将对象文件打包到库中
11.3. 从HLS代码创建对象 x
11.3.1. 从HLS代码创建对象 11.3.2. 支持的 OpenCL* 语言结构体
11.4. 从RTL代码创建对象 x
11.4.1. RTL模块和HLS流水线（Pipeline） 11.4.2. 从RTL模块创建静态对象文件
11.4.1. RTL模块和HLS流水线（Pipeline） x
11.4.1.1. RTL模块到HLS流水线（Pipeline）的集成 11.4.1.2. RTL模块接口 11.4.1.3. RTL复位和时钟信号 11.4.1.4. 对象清单文件句法 11.4.1.5. 将HLS数据类型映射到RTL信号 11.4.1.6. 基于RTL的函数的HLS仿真模型 11.4.1.7. RTL模块与部分重配置之间的潜在不兼容性 11.4.1.8. 无停顿（Stall-Free）RTL 11.4.1.9. HLS库的RTL模块限制和局限性
11.4.1.2. RTL模块接口 x
11.4.1.2.1. RTL模块接口信号
11.4.1.3. RTL复位和时钟信号 x
11.4.1.3.1. Intel Agilex® 7和 Intel® Stratix® 10无停顿（Stall-Free）和可停顿（Stallable）RTL模块的特定设计复位要求
11.4.1.4. 对象清单文件句法 x
11.4.1.4.1. ATTRIBUTES的XML元素 11.4.1.4.2. INTERFACE的XML元素 11.4.1.4.3. RESOURCES的XML元素
11.4.1.4.1. ATTRIBUTES的XML元素 x
11.4.1.4.1.1. ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。
12. 高级硬件综合控制 x
12.1. 数学函数的硬件实现控制 12.2. hls_fpga_reg()函数
12.1. 数学函数的硬件实现控制 x
12.1.1. 数学函数硬件实现总结 12.1.2. --dsp-mode命令选项 12.1.3. ihc::math_dsp_control函数
13. Intel® High Level Synthesis Compiler Pro版参考总结 x
13.1. Intel® HLS Compiler Pro版i++命令行参数 13.2. Intel® HLS Compiler Pro版头文件 13.3. Intel® HLS Compiler Pro版编译器定义的预处理器宏 13.4. Intel® HLS Compiler Pro版关键字 13.5. Intel® HLS Compiler Pro版模拟API（仅测试台） 13.6. Intel® HLS Compiler Pro版组件存储器属性 13.7. Intel® HLS Compiler Pro版循环预处理指令 13.8. Intel® HLS Compiler Pro版范围预处理指令 13.9. Intel® HLS Compiler Pro版组件属性 13.10. Intel® HLS Compiler Pro版组件默认值接口 13.11. Intel® HLS Compiler Pro版组件调用接口控制属性 13.12. Intel® HLS Compiler Pro版组件宏 13.13. Intel® HLS Compiler Pro版技术性任务系统API 13.14. Intel® HLS Compiler Pro版管道API 13.15. Intel® HLS Compiler Pro版流输入接口 13.16. Intel® HLS Compiler Pro版流输出接口 13.17. Intel® HLS Compiler Pro版存储器映射接口 13.18. Intel® HLS Compiler Pro版加载-存储单元控制 13.19. Intel® HLS Compiler Pro版任意精度数据类型
13.13. Intel® HLS Compiler Pro版技术性任务系统API x
13.13.1. ihc::stream分类
A. 高级数学源代码库 x
A.1. 随机数生成程序库 A.2. 矩阵乘法库 A.3. 乔莱斯基分解（Cholesky Decomposition）库
B. 支持的数学函数 x
B.1. math.h头文件提供的数学函数 B.2. extendedmath.h头文件提供的数学函数 B.3. ac_fixed_math.h头文件提供的数学函数 B.4. hls_float.h头文件提供的数学函数 B.5. hls_float_math.h头文件提供的数学函数 B.6. 默认舍入方案和非规格数（Subnormal Number）支持
1. Intel® HLS Compiler Pro版参考手册
2. 编译器
3. C语言和库支持
4. 组件接口
5. 组件存储器（存储器属性）
6. 组件中的循环
7. 组件并发
8. 任意精度数学支持
9. 组件目标频率(Target Frequency)
10. 任务系统
11. 库
12. 高级硬件综合控制
13. Intel® High Level Synthesis Compiler Pro版参考总结
A. 高级数学源代码库
B. 支持的数学函数
C. Cyclone® V限制
D. Intel® HLS Compiler Pro版参考手册存档
E. Intel® HLS Compiler Pro版参考手册修订历史

4.2. Avalon® 流（Streaming）接口

组件可以具有符合Avalon Streaming (ST) 接口规范的输入和输出流。这些输入和输出流以将引用传递给ihc::stream_in<>和ihc::stream_out<>对象作为组件的函数参数来表示。

当您使用Avalon ST接口时，您可以在多个时钟周期内序列化数据。即，一个组件调用可以多次从流中读取数据。

您无法从流类派生新类别，也无法将其封装为其它格式（例如，结构体（struct）或数组(array)）。但是，您可以将对这些类的实例的引用用作其它类中的引用，这意味着您可以创建一个类别，具有对流对象的引用并作为数据成员（data member）。

一个组件可以有多个用于流的读站点。同样地，一个组件可以有多个用于流的写站点。但是，为了获得最佳组件性能，请尝试将设计中的每个输入流限制为单个读取站点，并且将每个输出流限制为单个写入站点。

注： 在组件内部，除非流之间存在数据依赖关系，否则无法保证不同流的执行顺序。
关于流接口的更多信息，请参阅Avalon接口规范中的“Avalon流接口”。
限制： Intel® HLS Compiler不支持Avalon ST channel或error信号。

流输入接口

表 8.   Intel® HLS Compiler Pro版流输入接口模板总结
模板对象或参数 描述
ihc::stream_in 连接组件的流输入接口。
ihc::buffer 指定与流相关的输入数据上FIFO缓冲区的容量（以字为单位）。
ihc::readyLatency 指定ready信号被解除置位与不再能接受新输入的输入流两者之间的周期数。
ihc::bitsPerSymbol 描述数据如何分解为数据总线上的符号。
ihc::firstSymbolInHighOrderBits 指定流中的数据符号是否按大端顺序排列。
ihc::usesPackets 公开流接口上的startofpacket和endofpacket边带信号。
ihc::usesEmpty

公开流接口上的empty带外（out-of-band ）信号。

ihc::usesValid 控制流接口上是否存在valid信号。
表 9.   Intel® HLS Compiler Pro版流输入接口stream_in函数API
函数API 描述
T read() 从组件内部使用阻塞读调用
T read(bool& sop, bool& eop)

仅当设置了usesPackets<true>时可用。

通过带外（out-of-band）startofpacket和endofpacket信号阻塞读取。
T read(bool& sop, bool& eop, int& empty) 仅当设置了usesPackets<true>和usesEmpty<true> 时可用。

通过带外startofpacket，endofpacket，和empty信号阻塞读取。

T tryRead(bool &success) 在组件内部使用非阻塞读取调用。如果读操作有效则success bool（布尔类型）被设置为true（有效）。即，当组件尝试从流中读取时， Avalon® -ST valid信号为高。

tryRead()的仿真模型不是周期精确的，因此tryRead()的行为在模拟和仿真之间可能会有所不同。

T tryRead(bool& success, bool& sop, bool& eop)

仅当设置了usesPackets<true>时可用。

通过带外（out-of-band）startofpacket和endofpacket信号的非阻塞读取。
T tryRead(bool& success, bool& sop, bool& eop, int& empty) 仅当设置了usesPackets<true>和usesEmpty<true> 时可用。

通过带外startofpacket，endofpacket，和empty信号的非阻塞读取。

void write(T data) 从测试台使用阻塞写调用来填充要发送到组件的FIFO。
void write(T data, bool sop, bool eop)

仅当设置了usesPackets<true>时可用。

通过带外（out-of-band）startofpacket和endofpacket 信号阻塞写调用。
void write(T data, bool sop, bool eop, int empty) 仅当设置了usesPackets<true>和usesEmpty<true> 时可用。

通过带外startofpacket，endofpacket，和empty信号阻塞写调用。

流输出接口

表 10.   Intel® HLS Compiler Pro版流输出接口模板总结
模板对象或参数 描述
ihc::stream_out 从组件来的流输出接口。
ihc::readylatency 指定ready信号被解除置位与不再能接受新输入的输入流两者之间的周期数。
ihc::bitsPerSymbol 描述数据如何分解为数据总线上的符号。
ihc::firstSymbolInHighOrderBits 指定流中的数据符号是否按大端顺序排列。
ihc::usesPackets 公开流接口上的startofpacket和endofpacket边带信号。
ihc::usesEmpty

公开流接口上的empty带外（out-of-band ）信号。

ihc::usesReady 控制是否存在就绪信号。
表 11.   Intel® HLS Compiler Pro版流输出接口stream_out函数API
函数API 描述
void write(T data) 从组件来的阻塞写调用
void write(T data, bool sop, bool eop)

仅当设置了usesPackets<true>时可用。

通过带外（out-of-band）startofpacket和endofpacket信号的阻塞写入。
void write(T data, bool sop, bool eop, int empty) 仅当设置了usesPackets<true>和usesEmpty<true> 时可用。

通过带外startofpacket，endofpacket和empty信号的阻塞写入。

bool tryWrite(T data) 从组件来的非阻塞写调用。返回值表示写入是否成功。
bool tryWrite(T data, bool sop, bool eop)

仅当设置了usesPackets<true>时可用。

通过带外startofpacket和endofpacket信号的非阻塞写入。

返回值表示写入是否成功。即，当HLS组件尝试写入流的同时，下游接口正在将ready信号拉高。

bool tryWrite(T data, bool sop, bool eop, int empty) 仅当设置了usesPackets<true>和usesEmpty<true> 时可用。

通过带外startofpacket，endofpacket和empty信号的非阻塞写入。返回值表示写入是否成功

T read() 从测试台使用阻塞读调用来从组件读回数据。
T read(bool &sop, bool &eop)

仅当设置了usesPackets<true>时有效。

从测试台使用阻塞读调用，通过带外startofpacket和endofpacket信号从组件读回数据。
T read(bool &sop, bool &eop, int &empty) 仅当设置了usesPackets<true>和usesEmpty<true>时可用。

从测试台使用阻塞读调用，以带外startofpacket，endofpacket和empty 信号从组件读回数据。

相关信息
二级标题