Intel® 高层次综合编译器专业版Pro版: 参考手册

下载 PDF
ID 683349
日期 12/04/2023
Public
文档目录
文档目录 x
1. Intel® HLS Compiler Pro版参考手册 2. 编译器 3. C语言和库支持 4. 组件接口 5. 组件存储器（存储器属性） 6. 组件中的循环 7. 组件并发 8. 任意精度数学支持 9. 组件目标频率(Target Frequency) 10. 任务系统 11. 库 12. 高级硬件综合控制 13. Intel® High Level Synthesis Compiler Pro版参考总结 A. 高级数学源代码库 B. 支持的数学函数 C. Cyclone® V限制 D. Intel® HLS Compiler Pro版参考手册存档 E. Intel® HLS Compiler Pro版参考手册修订历史
1. Intel® HLS Compiler Pro版参考手册 x
1.1. Intel® HLS Compiler待弃用
2. 编译器 x
2.1. Intel® HLS Compiler Pro版命令选项 2.2. 在您的组件中使用库 2.3. 编译器互操作性（Interoperability） 2.4. Intel® HLS Compiler硬件模式
2.3. 编译器互操作性（Interoperability） x
2.3.1. 单独编译您的测试台和组件
3. C语言和库支持 x
3.1. 支持用于组件综合的C和C++子集 3.2. C和C++库 3.3. 模板和重载函数 3.4. Intel® HLS Compiler Pro版编译器定义的预处理器宏
3.3. 模板和重载函数 x
3.3.1. 模板函数 3.3.2. 重载函数 3.3.3. 函数名称映射
4. 组件接口 x
4.1. 组件调用接口 4.2. Avalon® 流（Streaming）接口 4.3. 管道 4.4. Avalon® 存储器映射Host接口 4.5. Agent（代理）接口 4.6. 稳定的组件参数 4.7. 全局变量 4.8. 组件接口中的结构体 4.9. 复位行为
4.1. 组件调用接口 x
4.1.1. 标量参数 4.1.2. 指针和引用参数 4.1.3. 接口定义实例：组件调用接口控制属性 4.1.4. 接口定义实例：具有标量和指针自变量的组件
4.3. 管道 x
4.3.1. pipe类别及其用途
4.4. Avalon® 存储器映射Host接口 x
4.4.1. 存储器映射Host测试台构造函数（Constructor） 4.4.2. 描述存储器接口的隐式和显式实例 4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units）
4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units） x
4.4.3.1. Load-Store Unit类型 4.4.3.2. 存储器访问合并和加载-存储单元
4.5. Agent（代理）接口 x
4.5.1. 控制和状态寄存器（CSR）Agent 4.5.2. Agent存储器
5. 组件存储器（存储器属性） x
5.1. 静态变量
6. 组件中的循环 x
6.1. 循环启动间隔（ii预处理指令） 6.2. 循环依赖项（ivdep预处理指令） 6.3. 循环合并（loop_coalesce预处理指令) 6.4. 循环展开（unroll预处理指令） 6.5. 循环并发(max_concurrency预处理指令) 6.6. 循环迭代推测（speculated_iterations预处理指令 6.7. 循环流水线控制（disable_loop_pipelining预处理指令） 6.8. 循环交叉存取控制（max_interleaving预处理指令） 6.9. 循环融合（Loop Fusion）
6.9. 循环融合（Loop Fusion） x
6.9.1. 循环融合控制（loop_fuse预处理指令） 6.9.2. 循环融合豁免（loop_fuse预处理指令）
7. 组件并发 x
7.1. 存储器空间或I/O内的串行等效性 7.2. 并发控制（hls_max_concurrency属性） 7.3. 组件流水线控制（hls_disable_component_pipelining属性）
8. 任意精度数学支持 x
8.1. 声明ac_int数据类型 8.2. 声明ac_fixed数据类型 8.3. 声明ac_complex数据类型 8.4. AC数据类型和本地编译器 8.5. 声明hls_float数据类型
8.1. 声明ac_int数据类型 x
8.1.1. 关于ac_int数据类型的重要使用信息 8.1.2. 整数提升（Integer Promotion）和ac_int数据类型整 8.1.3. 调试您使用的ac_int数据类型
8.2. 声明ac_fixed数据类型 x
8.2.1. 运算中的任意精度定点Literal（字面常量）
8.5. 声明hls_float数据类型 x
8.5.1. hls_float数据类型支持的操作符和返回类型 8.5.2. hls_float.h提供的其他数据类型
9. 组件目标频率(Target Frequency) x
9.1. 指定目标II和目标fMAX的效果
10. 任务系统 x
10.1. 任务函数 10.2. 内部流 10.3. 任务系统模拟
11. 库 x
11.1. 静态对象库 11.2. 创建静态对象库 11.3. 从HLS代码创建对象 11.4. 从RTL代码创建对象 11.5. 将对象文件打包到库中
11.3. 从HLS代码创建对象 x
11.3.1. 从HLS代码创建对象 11.3.2. 支持的 OpenCL* 语言结构体
11.4. 从RTL代码创建对象 x
11.4.1. RTL模块和HLS流水线（Pipeline） 11.4.2. 从RTL模块创建静态对象文件
11.4.1. RTL模块和HLS流水线（Pipeline） x
11.4.1.1. RTL模块到HLS流水线（Pipeline）的集成 11.4.1.2. RTL模块接口 11.4.1.3. RTL复位和时钟信号 11.4.1.4. 对象清单文件句法 11.4.1.5. 将HLS数据类型映射到RTL信号 11.4.1.6. 基于RTL的函数的HLS仿真模型 11.4.1.7. RTL模块与部分重配置之间的潜在不兼容性 11.4.1.8. 无停顿（Stall-Free）RTL 11.4.1.9. HLS库的RTL模块限制和局限性
11.4.1.2. RTL模块接口 x
11.4.1.2.1. RTL模块接口信号
11.4.1.3. RTL复位和时钟信号 x
11.4.1.3.1. Intel Agilex® 7和 Intel® Stratix® 10无停顿（Stall-Free）和可停顿（Stallable）RTL模块的特定设计复位要求
11.4.1.4. 对象清单文件句法 x
11.4.1.4.1. ATTRIBUTES的XML元素 11.4.1.4.2. INTERFACE的XML元素 11.4.1.4.3. RESOURCES的XML元素
11.4.1.4.1. ATTRIBUTES的XML元素 x
11.4.1.4.1.1. ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。
12. 高级硬件综合控制 x
12.1. 数学函数的硬件实现控制 12.2. hls_fpga_reg()函数
12.1. 数学函数的硬件实现控制 x
12.1.1. 数学函数硬件实现总结 12.1.2. --dsp-mode命令选项 12.1.3. ihc::math_dsp_control函数
13. Intel® High Level Synthesis Compiler Pro版参考总结 x
13.1. Intel® HLS Compiler Pro版i++命令行参数 13.2. Intel® HLS Compiler Pro版头文件 13.3. Intel® HLS Compiler Pro版编译器定义的预处理器宏 13.4. Intel® HLS Compiler Pro版关键字 13.5. Intel® HLS Compiler Pro版模拟API（仅测试台） 13.6. Intel® HLS Compiler Pro版组件存储器属性 13.7. Intel® HLS Compiler Pro版循环预处理指令 13.8. Intel® HLS Compiler Pro版范围预处理指令 13.9. Intel® HLS Compiler Pro版组件属性 13.10. Intel® HLS Compiler Pro版组件默认值接口 13.11. Intel® HLS Compiler Pro版组件调用接口控制属性 13.12. Intel® HLS Compiler Pro版组件宏 13.13. Intel® HLS Compiler Pro版技术性任务系统API 13.14. Intel® HLS Compiler Pro版管道API 13.15. Intel® HLS Compiler Pro版流输入接口 13.16. Intel® HLS Compiler Pro版流输出接口 13.17. Intel® HLS Compiler Pro版存储器映射接口 13.18. Intel® HLS Compiler Pro版加载-存储单元控制 13.19. Intel® HLS Compiler Pro版任意精度数据类型
13.13. Intel® HLS Compiler Pro版技术性任务系统API x
13.13.1. ihc::stream分类
A. 高级数学源代码库 x
A.1. 随机数生成程序库 A.2. 矩阵乘法库 A.3. 乔莱斯基分解（Cholesky Decomposition）库
B. 支持的数学函数 x
B.1. math.h头文件提供的数学函数 B.2. extendedmath.h头文件提供的数学函数 B.3. ac_fixed_math.h头文件提供的数学函数 B.4. hls_float.h头文件提供的数学函数 B.5. hls_float_math.h头文件提供的数学函数 B.6. 默认舍入方案和非规格数（Subnormal Number）支持
1. Intel® HLS Compiler Pro版参考手册
2. 编译器
3. C语言和库支持
4. 组件接口
5. 组件存储器（存储器属性）
6. 组件中的循环
7. 组件并发
8. 任意精度数学支持
9. 组件目标频率(Target Frequency)
10. 任务系统
11. 库
12. 高级硬件综合控制
13. Intel® High Level Synthesis Compiler Pro版参考总结
A. 高级数学源代码库
B. 支持的数学函数
C. Cyclone® V限制
D. Intel® HLS Compiler Pro版参考手册存档
E. Intel® HLS Compiler Pro版参考手册修订历史

4.5.1. 控制和状态寄存器（CSR）Agent

一个组件最多可以有一个CSR agent接口，但可以将多个参数映射到该接口。

任何标记为hls_avalon_agent_register_argument的参数都被放置于此存储器空间中。自动生成的头文件中将产生的存储器映射描述为 <results>.prj/components/<component_name>_csr.h。此文件还为host组件提供C宏功能以与agent组件进行交互。包含 Nios® II软处理器和 Intel® Acceleration Stack host应用程序的host组件的实例。

具有hls_avalon_agent_component属性的组件的控制和状态寄存器（即，函数调用和返回）都在CSR agent接口中实现。

您不需要使用hls_avalon_agent_component属性才来使用hls_avalon_agent_register_argument属性。

要了解更多信息，请查看教程： <quartus_installdir>/hls/examples/tutorials/interfaces/mm_agents

具有CSR agent的组件的实例代码：

#include "HLS/hls.h"

struct MyStruct {
    int f;
    double j;
    short k;
};

hls_avalon_agent_component
component MyStruct mycomp_xyz (hls_avalon_agent_register_argument int y,
                hls_avalon_agent_register_argument MyStruct struct_argument,
                hls_avalon_agent_register_argument unsigned long long mylong,
                hls_avalon_agent_register_argument char char_arg
                           ) { 
    return struct_argument;
}

针对组件mycomp_xyz生成的C头文件： 

/* This header file describes the CSR Agent for the mycomp_xyz component */

#ifndef __MYCOMP_XYZ_CSR_REGS_H__
#define __MYCOMP_XYZ_CSR_REGS_H__



/******************************************************************************/
/* Memory Map Summary                                                         */
/******************************************************************************/

/*
  Register  | Access  |   Register Contents      | Description
  Address   |         |      (64-bits)           | 
------------|---------|--------------------------|-----------------------------
        0x0 |       R |         {reserved[62:0], |     Read the busy status of
            |         |               busy[0:0]} |               the component
            |         |                          |  0 - the component is ready
            |         |                          |       to accept a new start
            |         |                          |    1 - the component cannot
            |         |                          |          accept a new start
------------|---------|--------------------------|-----------------------------
        0x8 |       W |         {reserved[62:0], |  Write 1 to signal start to
            |         |              start[0:0]} |               the component
------------|---------|--------------------------|-----------------------------
       0x10 |     R/W |         {reserved[62:0], |      0 - Disable interrupt,
            |         |   interrupt_enable[0:0]} |        1 - Enable interrupt
------------|---------|--------------------------|-----------------------------
       0x18 |  R/Wclr |         {reserved[61:0], | Signals component completion
            |         |               done[0:0], |       done is read-only and
            |         |   interrupt_status[0:0]} | interrupt_status is write 1
            |         |                          |                    to clear
------------|---------|--------------------------|-----------------------------
       0x20 |       R |       {returndata[63:0]} |        Return data (0 of 3)
------------|---------|--------------------------|-----------------------------
       0x28 |       R |     {returndata[127:64]} |        Return data (1 of 3)
------------|---------|--------------------------|-----------------------------
       0x30 |       R |    {returndata[191:128]} |        Return data (2 of 3)
------------|---------|--------------------------|-----------------------------
       0x38 |     R/W |         {reserved[31:0], |                  Argument y
            |         |                 y[31:0]} |                            
------------|---------|--------------------------|-----------------------------
       0x40 |     R/W |  {struct_argument[63:0]} | Argument struct_argument (0 of 3)
------------|---------|--------------------------|-----------------------------
       0x48 |     R/W | {struct_argument[127:64]} | Argument struct_argument (1 of 3)
------------|---------|--------------------------|-----------------------------
       0x50 |     R/W | {struct_argument[191:128]} | Argument struct_argument (2 of 3)
------------|---------|--------------------------|-----------------------------
       0x58 |     R/W |           {mylong[63:0]} |             Argument mylong
------------|---------|--------------------------|-----------------------------
       0x60 |     R/W |         {reserved[55:0], |           Argument char_arg
            |         |           char_arg[7:0]} |                            

NOTE: Writes to reserved bits will be ignored and reads from reserved
      bits will return undefined values.
*/


/******************************************************************************/
/* Register Address Macros                                                    */
/******************************************************************************/

/* Byte Addresses */
#define MYCOMP_XYZ_CSR_BUSY_REG (0x0)
#define MYCOMP_XYZ_CSR_START_REG (0x8)
#define MYCOMP_XYZ_CSR_INTERRUPT_ENABLE_REG (0x10)
#define MYCOMP_XYZ_CSR_INTERRUPT_STATUS_REG (0x18)
#define MYCOMP_XYZ_CSR_RETURNDATA_0_REG (0x20)
#define MYCOMP_XYZ_CSR_RETURNDATA_1_REG (0x28)
#define MYCOMP_XYZ_CSR_RETURNDATA_2_REG (0x30)
#define MYCOMP_XYZ_CSR_ARG_Y_REG (0x38)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_0_REG (0x40)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_1_REG (0x48)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_2_REG (0x50)
#define MYCOMP_XYZ_CSR_ARG_MYLONG_REG (0x58)
#define MYCOMP_XYZ_CSR_ARG_CHAR_ARG_REG (0x60)

/* Argument Sizes (bytes) */
#define MYCOMP_XYZ_CSR_RETURNDATA_0_SIZE (8)
#define MYCOMP_XYZ_CSR_RETURNDATA_1_SIZE (8)
#define MYCOMP_XYZ_CSR_RETURNDATA_2_SIZE (8)
#define MYCOMP_XYZ_CSR_ARG_Y_SIZE (4)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_0_SIZE (8)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_1_SIZE (8)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_2_SIZE (8)
#define MYCOMP_XYZ_CSR_ARG_MYLONG_SIZE (8)
#define MYCOMP_XYZ_CSR_ARG_CHAR_ARG_SIZE (1)

/* Argument Masks */
#define MYCOMP_XYZ_CSR_RETURNDATA_0_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_RETURNDATA_1_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_RETURNDATA_2_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_ARG_Y_MASK (0xffffffff)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_0_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_1_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_ARG_STRUCT_ARGUMENT_2_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_ARG_MYLONG_MASK (0xffffffffffffffffULL)
#define MYCOMP_XYZ_CSR_ARG_CHAR_ARG_MASK (0xff)

/* Status/Control Masks */
#define MYCOMP_XYZ_CSR_BUSY_MASK   (1<<0)
#define MYCOMP_XYZ_CSR_BUSY_OFFSET (0)

#define MYCOMP_XYZ_CSR_START_MASK   (1<<0)
#define MYCOMP_XYZ_CSR_START_OFFSET (0)

#define MYCOMP_XYZ_CSR_INTERRUPT_ENABLE_MASK   (1<<0)
#define MYCOMP_XYZ_CSR_INTERRUPT_ENABLE_OFFSET (0)

#define MYCOMP_XYZ_CSR_INTERRUPT_STATUS_MASK   (1<<0)
#define MYCOMP_XYZ_CSR_INTERRUPT_STATUS_OFFSET (0)
#define MYCOMP_XYZ_CSR_DONE_MASK   (1<<1)
#define MYCOMP_XYZ_CSR_DONE_OFFSET (1)


#endif /* __MYCOMP_XYZ_CSR_REGS_H__ */
二级标题