Intel® 高层次综合编译器专业版Pro版: 参考手册

下载 PDF
ID 683349
日期 12/04/2023
Public
文档目录
文档目录 x
1. Intel® HLS Compiler Pro版参考手册 2. 编译器 3. C语言和库支持 4. 组件接口 5. 组件存储器（存储器属性） 6. 组件中的循环 7. 组件并发 8. 任意精度数学支持 9. 组件目标频率(Target Frequency) 10. 任务系统 11. 库 12. 高级硬件综合控制 13. Intel® High Level Synthesis Compiler Pro版参考总结 A. 高级数学源代码库 B. 支持的数学函数 C. Cyclone® V限制 D. Intel® HLS Compiler Pro版参考手册存档 E. Intel® HLS Compiler Pro版参考手册修订历史
1. Intel® HLS Compiler Pro版参考手册 x
1.1. Intel® HLS Compiler待弃用
2. 编译器 x
2.1. Intel® HLS Compiler Pro版命令选项 2.2. 在您的组件中使用库 2.3. 编译器互操作性（Interoperability） 2.4. Intel® HLS Compiler硬件模式
2.3. 编译器互操作性（Interoperability） x
2.3.1. 单独编译您的测试台和组件
3. C语言和库支持 x
3.1. 支持用于组件综合的C和C++子集 3.2. C和C++库 3.3. 模板和重载函数 3.4. Intel® HLS Compiler Pro版编译器定义的预处理器宏
3.3. 模板和重载函数 x
3.3.1. 模板函数 3.3.2. 重载函数 3.3.3. 函数名称映射
4. 组件接口 x
4.1. 组件调用接口 4.2. Avalon® 流（Streaming）接口 4.3. 管道 4.4. Avalon® 存储器映射Host接口 4.5. Agent（代理）接口 4.6. 稳定的组件参数 4.7. 全局变量 4.8. 组件接口中的结构体 4.9. 复位行为
4.1. 组件调用接口 x
4.1.1. 标量参数 4.1.2. 指针和引用参数 4.1.3. 接口定义实例：组件调用接口控制属性 4.1.4. 接口定义实例：具有标量和指针自变量的组件
4.3. 管道 x
4.3.1. pipe类别及其用途
4.4. Avalon® 存储器映射Host接口 x
4.4.1. 存储器映射Host测试台构造函数（Constructor） 4.4.2. 描述存储器接口的隐式和显式实例 4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units）
4.4.3. Avalon® Memory-Mapped Host接口和加载-存储-单元（Load-Store Units） x
4.4.3.1. Load-Store Unit类型 4.4.3.2. 存储器访问合并和加载-存储单元
4.5. Agent（代理）接口 x
4.5.1. 控制和状态寄存器（CSR）Agent 4.5.2. Agent存储器
5. 组件存储器（存储器属性） x
5.1. 静态变量
6. 组件中的循环 x
6.1. 循环启动间隔（ii预处理指令） 6.2. 循环依赖项（ivdep预处理指令） 6.3. 循环合并（loop_coalesce预处理指令) 6.4. 循环展开（unroll预处理指令） 6.5. 循环并发(max_concurrency预处理指令) 6.6. 循环迭代推测（speculated_iterations预处理指令 6.7. 循环流水线控制（disable_loop_pipelining预处理指令） 6.8. 循环交叉存取控制（max_interleaving预处理指令） 6.9. 循环融合（Loop Fusion）
6.9. 循环融合（Loop Fusion） x
6.9.1. 循环融合控制（loop_fuse预处理指令） 6.9.2. 循环融合豁免（loop_fuse预处理指令）
7. 组件并发 x
7.1. 存储器空间或I/O内的串行等效性 7.2. 并发控制（hls_max_concurrency属性） 7.3. 组件流水线控制（hls_disable_component_pipelining属性）
8. 任意精度数学支持 x
8.1. 声明ac_int数据类型 8.2. 声明ac_fixed数据类型 8.3. 声明ac_complex数据类型 8.4. AC数据类型和本地编译器 8.5. 声明hls_float数据类型
8.1. 声明ac_int数据类型 x
8.1.1. 关于ac_int数据类型的重要使用信息 8.1.2. 整数提升（Integer Promotion）和ac_int数据类型整 8.1.3. 调试您使用的ac_int数据类型
8.2. 声明ac_fixed数据类型 x
8.2.1. 运算中的任意精度定点Literal（字面常量）
8.5. 声明hls_float数据类型 x
8.5.1. hls_float数据类型支持的操作符和返回类型 8.5.2. hls_float.h提供的其他数据类型
9. 组件目标频率(Target Frequency) x
9.1. 指定目标II和目标fMAX的效果
10. 任务系统 x
10.1. 任务函数 10.2. 内部流 10.3. 任务系统模拟
11. 库 x
11.1. 静态对象库 11.2. 创建静态对象库 11.3. 从HLS代码创建对象 11.4. 从RTL代码创建对象 11.5. 将对象文件打包到库中
11.3. 从HLS代码创建对象 x
11.3.1. 从HLS代码创建对象 11.3.2. 支持的 OpenCL* 语言结构体
11.4. 从RTL代码创建对象 x
11.4.1. RTL模块和HLS流水线（Pipeline） 11.4.2. 从RTL模块创建静态对象文件
11.4.1. RTL模块和HLS流水线（Pipeline） x
11.4.1.1. RTL模块到HLS流水线（Pipeline）的集成 11.4.1.2. RTL模块接口 11.4.1.3. RTL复位和时钟信号 11.4.1.4. 对象清单文件句法 11.4.1.5. 将HLS数据类型映射到RTL信号 11.4.1.6. 基于RTL的函数的HLS仿真模型 11.4.1.7. RTL模块与部分重配置之间的潜在不兼容性 11.4.1.8. 无停顿（Stall-Free）RTL 11.4.1.9. HLS库的RTL模块限制和局限性
11.4.1.2. RTL模块接口 x
11.4.1.2.1. RTL模块接口信号
11.4.1.3. RTL复位和时钟信号 x
11.4.1.3.1. Intel Agilex® 7和 Intel® Stratix® 10无停顿（Stall-Free）和可停顿（Stallable）RTL模块的特定设计复位要求
11.4.1.4. 对象清单文件句法 x
11.4.1.4.1. ATTRIBUTES的XML元素 11.4.1.4.2. INTERFACE的XML元素 11.4.1.4.3. RESOURCES的XML元素
11.4.1.4.1. ATTRIBUTES的XML元素 x
11.4.1.4.1.1. ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。
12. 高级硬件综合控制 x
12.1. 数学函数的硬件实现控制 12.2. hls_fpga_reg()函数
12.1. 数学函数的硬件实现控制 x
12.1.1. 数学函数硬件实现总结 12.1.2. --dsp-mode命令选项 12.1.3. ihc::math_dsp_control函数
13. Intel® High Level Synthesis Compiler Pro版参考总结 x
13.1. Intel® HLS Compiler Pro版i++命令行参数 13.2. Intel® HLS Compiler Pro版头文件 13.3. Intel® HLS Compiler Pro版编译器定义的预处理器宏 13.4. Intel® HLS Compiler Pro版关键字 13.5. Intel® HLS Compiler Pro版模拟API（仅测试台） 13.6. Intel® HLS Compiler Pro版组件存储器属性 13.7. Intel® HLS Compiler Pro版循环预处理指令 13.8. Intel® HLS Compiler Pro版范围预处理指令 13.9. Intel® HLS Compiler Pro版组件属性 13.10. Intel® HLS Compiler Pro版组件默认值接口 13.11. Intel® HLS Compiler Pro版组件调用接口控制属性 13.12. Intel® HLS Compiler Pro版组件宏 13.13. Intel® HLS Compiler Pro版技术性任务系统API 13.14. Intel® HLS Compiler Pro版管道API 13.15. Intel® HLS Compiler Pro版流输入接口 13.16. Intel® HLS Compiler Pro版流输出接口 13.17. Intel® HLS Compiler Pro版存储器映射接口 13.18. Intel® HLS Compiler Pro版加载-存储单元控制 13.19. Intel® HLS Compiler Pro版任意精度数据类型
13.13. Intel® HLS Compiler Pro版技术性任务系统API x
13.13.1. ihc::stream分类
A. 高级数学源代码库 x
A.1. 随机数生成程序库 A.2. 矩阵乘法库 A.3. 乔莱斯基分解（Cholesky Decomposition）库
B. 支持的数学函数 x
B.1. math.h头文件提供的数学函数 B.2. extendedmath.h头文件提供的数学函数 B.3. ac_fixed_math.h头文件提供的数学函数 B.4. hls_float.h头文件提供的数学函数 B.5. hls_float_math.h头文件提供的数学函数 B.6. 默认舍入方案和非规格数（Subnormal Number）支持
1. Intel® HLS Compiler Pro版参考手册
2. 编译器
3. C语言和库支持
4. 组件接口
5. 组件存储器（存储器属性）
6. 组件中的循环
7. 组件并发
8. 任意精度数学支持
9. 组件目标频率(Target Frequency)
10. 任务系统
11. 库
12. 高级硬件综合控制
13. Intel® High Level Synthesis Compiler Pro版参考总结
A. 高级数学源代码库
B. 支持的数学函数
C. Cyclone® V限制
D. Intel® HLS Compiler Pro版参考手册存档
E. Intel® HLS Compiler Pro版参考手册修订历史

11.4.1.4.1. ATTRIBUTES的XML元素

HLS库内RTL模块的属性文件中，XML元素位于ATTRIBUTES下，您可以指定设置模块特性。
表 29.  RTL模块属性文件ATTRIBUTES元素下的XML元素
XML元素 描述
IS_STALL_FREE

指示 Intel® HLS Compiler删除RTL模块周围的所有停顿逻辑。

将IS_STALL_FREE设置为"yes”以指示模块内部不产生停顿，并且无法正确处理传入的停顿。模块将忽略停顿输入。

如果您将IS_STALL_FREE设置为"no"，则模块必须正确处理所有停顿和有效信号。

如果将IS_STALL_FREE设置为"yes”，您还必须将IS_FIXED_LATENCY设置为"yes”。此外，如果RTL模块具有内部状态，则必须正确处理ivalid=0输入。

IS_FIXED_LATENCY

指示RTL模块是否具有固定延迟。

将IS_FIXED_LATENCY设置为"yes”，如果RTL模块总是需要已知数量的时钟周期来计算其输出。您分配给EXPECTED_LATENCY元素的值指定时钟周期数。

IS_FIXED_LATENCY的安全值是"no"。当您设置IS_FIXED_LATENCY="no"，则EXPECTED_LATENCY值必须至少为1。

对于给定的RTL模块，您可以将IS_FIXED_LATENCY设置为"yes”，并且将IS_STALL_FREE设置为"no"。这样的模块在固定数量的时钟周期内产生输出，并正确处理停顿信号。

EXPECTED_LATENCY

指定RTL模块的预期延迟。

如果您将IS_FIXED_LATENCY设置为"yes"，则需要将EXPECTED_LATENCY值设置为模块的准确延迟。否则， Intel® HLS Compiler会生成错误的硬件。

对于具有可变延迟的模块， Intel® HLS Compiler将该模块周围的流水线平衡为您指定的EXPECTED_LATENCY值。对于可能停顿并需要例如iready信号的模块，EXPECTED_LATENCY值必须至少设置为1。

对于具有可变延迟的模块，指定值和实际延迟可能会有所不同，这样就可能会影响流水线内的停顿次数。但是，最终的硬件功能仍然正确。
CAPACITY

指定此模块可同时处理的多个输入的数量。

您必须为CAPACITY指定一个值，如果您还设置了IS_STALL_FREE="no"和IS_FIXED_LATENCY="no"。否则，您无需为CAPACITY指定一个值。

如果CAPACITY严格少于EXPECTED_LATENCY，则在必要时 Intel® HLS Compiler自动在此模块后插入容量平衡FIFO缓冲区。

CAPACITY的保守但安全的值为1。

HAS_SIDE_EFFECTS 指示RTL模块是否具有副作用。具有内部状态或与外部存储器通信的模块就是具有副作用的模块的实例。

将HAS_SIDE_EFFECTS设置为"yes"以指示模块有副作用。将HAS_SIDE_EFFECTS指定为"yes”会确保优化工作不会删除对具有副作用的模块的调用。

有副作用的无停顿模块（即IS_STALL_FREE="yes"和HAS_SIDE_EFFECTS="yes"）必须妥善处理ivalid=0输入情况，因为模块偶尔可能会收到无效数据。

HAS_SIDE_EFFECTS的保守但安全的值是"yes"。

此元素以及ALLOW_MERGING元素允许 Intel® HLS Compiler执行某些优化。有关详细信息，请参阅ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。。

ALLOW_MERGING 表示编译器可以合并该RTL模块的多个实例。

将ALLOW_MERGING设置为"yes”以允许合并模块的多个实例。 Intel® 建议将ALLOW_MERGING设置为"yes"。

ALLOW_MERGING的安全值是"no”。

以HAS_SIDE_EFFECTS="yes”标记模块并不妨碍合并。

此元素以及HAS_SIDE_EFFECTS元素允许 Intel® HLS Compiler执行某些优化。有关详细信息，请参阅ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。。

PARAMETER

指定RTL模块参数的值。

PARAMETER属性:

  • name

    指定RTL模块参数的名称。

  • value

    为参数指定十进制数值。

RTL模块参数的值可以使用value或type属性来指定


本章节内容
ALLOW_MERGING和HAS_SIDE_EFFECTS元素之间的交互。

二级标题