Intel® Stratix® 10 GX FPGA开发套件用户指南

下载 PDF
ID 683674
日期 7/20/2018
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 开发板设置 4. 电路板组件 5. 系统电源 6. 电路板测试系统(Board Test System) A. 附加信息 B. 修订历史
1. 概述 x
1.1. 开发板描述 1.2. 建议的操作条件 1.3. 处理电路板
2. 入门 x
2.1. 安装Quartus Prime软件 2.2. 开发板包 2.3. 安装USB-Blaster Driver
2.1. 安装Quartus Prime软件 x
2.1.1. 激活许可
3. 开发板设置 x
3.1. 对开发板供电 3.2. 默认的开关和跳线设置 3.3. 出厂复位(Factory Reset)
4. 电路板组件 x
4.1. 电路板概述 4.2. MAX V CPLD系统控制器 4.3. FPGA配置 4.4. 状态单元 4.5. 用户输入-输出(Input-Output)组件 4.6. 组件和接口 4.7. 时钟电路 4.8. 储存器 4.9. 子卡
4.5. 用户输入-输出(Input-Output)组件 x
4.5.1. 用户定义的按钮 4.5.2. 用户定义的DIP开关 4.5.3. 用户定义的LED
4.6. 组件和接口 x
4.6.1. PCI Express 4.6.2. 10/100/1000 Ethernet PHY 4.6.3. HiLo外部存储器接口 4.6.4. FMC 4.6.5. QSFP 4.6.6. I2C 4.6.7. DisplayPort 4.6.8. SDI视频输入/输出端口
4.7. 时钟电路 x
4.7.1. 板载振荡器 4.7.2. 板外时钟I/O
4.8. 储存器 x
4.8.1. Flash 4.8.2. 使用Quartus Programmer对闪存进行编程
4.9. 子卡 x
4.9.1. 外部存储器接口
4.9.1. 外部存储器接口 x
4.9.1.1. DDR3L 4.9.1.2. DDR4 4.9.1.3. RLDRAM3 4.9.1.4. QDR-IV 4.9.1.5. FMC环回卡
5. 系统电源 x
5.1. 电源指南 5.2. 配电系统 5.3. 功率测量(Power Measurement) 5.4. 热限制和保护
6. 电路板测试系统(Board Test System) x
6.1. 电路板的准备 6.2. 运行Board Test System 6.3. 使用Board Test System
6.3. 使用Board Test System x
6.3.1. 配置菜单(Configure Menu) 6.3.2. System Info选项卡 电路板信息(Board Information) 系统MAX控制 JTAG链 (JTAG Chain) 6.3.3. GPIO选项卡 6.3.4. Flash选项卡 6.3.5. XCVR选项卡 6.3.6. PCIe选项卡 6.3.7. FMC选项卡 6.3.8. DDR3选项卡 6.3.9. DDR4选项卡 6.3.10. 功耗监视器(Power Monitor) 6.3.11. 时钟控制器(Clock Controller)
A. 附加信息 x
A.1. 安全和监管信息 A.2. 合规性与一致性声明
A.1. 安全和监管信息 x
A.1.1. 安全警告 A.1.2. 安全注意事项
B. 修订历史 x
B.1. 用户指南的修订历史
1. 概述
2. 入门
3. 开发板设置
4. 电路板组件
5. 系统电源
6. 电路板测试系统(Board Test System)
A. 附加信息
B. 修订历史

6.3.2. System Info选项卡

System Info选项卡显示了电路板的当前配置。此选项卡显示了 MAX® V寄存器的内容，JTAG chain，电路板的MAC地址和存储在电路板上的其他详细信息。

图 20. System Info选项卡

以下部分对System Info选项卡的控制作了介绍。

电路板信息(Board Information)

Board Information控制显示关于电路板的静态信息。
  • Board Name：BTS对电路板所提供的官方名称。
  • Board P/N：电路板的部件号。
  • Serial Number：电路板的序列号。
  • Board Revision：电路板的修订版本。
  • MAC：电路板的MAC地址。

系统MAX控制

MAX Ver：电路板上当前运行的 MAX® V代码的版本。

MAX® V代码位于<package dir>\examples\max5目录中。此代码的更新版本可能会在 Intel® 网站的Stratix 10 FPGA开发套件链接上找到。

MAX® V寄存器控制使您能够查看和更改当前 MAX® V寄存器的值，如下表所述。通过GUI更改寄存器的值将会立即生效。

表 39.  MAX V寄存器
MAX V寄存器值 说明
Configure 对系统进行复位，并根据其他 MAX® V寄存器的值，通过闪存中的设计对FPGA进行重新加载。
PSO 设置 MAX® V PSO寄存器。
PSR 设置 MAX® V PSR寄存器。使PSR能够确定用于FPGA重配置的闪存页面。列表中的数值对应于 FPGA配置期间加载的闪存页面。
PSS 显示 MAX® V PSS寄存器的值。使PSS能够确定用于FPGA重配置的闪存页面。

JTAG链 (JTAG Chain)

JTAG chain显示当前JTAG chain中的所有器件。

注： 设为1时，开关SW6.2 (MAX BYPASS)将 MAX® V DEVICE包含在JTAG chain中。设为0时，从JTAG chain中移除 MAX® V器件。当运行BTS GUI时，System MAX和FPGA都应该出现在JTAG chain中。
二级标题