Intel® Stratix® 10 GX FPGA开发套件用户指南

下载 PDF
在收藏夹中：
Intel® Stratix® 10 FPGAs and SoC FPGAs SupportProgramming, Reference & Implementation Guides for Developers
ID 683674
日期 7/20/2018
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 开发板设置 4. 电路板组件 5. 系统电源 6. 电路板测试系统(Board Test System) A. 附加信息 B. 修订历史
1. 概述 x
1.1. 开发板描述 1.2. 建议的操作条件 1.3. 处理电路板
2. 入门 x
2.1. 安装Quartus Prime软件 2.2. 开发板包 2.3. 安装USB-Blaster Driver
2.1. 安装Quartus Prime软件 x
2.1.1. 激活许可
3. 开发板设置 x
3.1. 对开发板供电 3.2. 默认的开关和跳线设置 3.3. 出厂复位(Factory Reset)
4. 电路板组件 x
4.1. 电路板概述 4.2. MAX V CPLD系统控制器 4.3. FPGA配置 4.4. 状态单元 4.5. 用户输入-输出(Input-Output)组件 4.6. 组件和接口 4.7. 时钟电路 4.8. 储存器 4.9. 子卡
4.5. 用户输入-输出(Input-Output)组件 x
4.5.1. 用户定义的按钮 4.5.2. 用户定义的DIP开关 4.5.3. 用户定义的LED
4.6. 组件和接口 x
4.6.1. PCI Express 4.6.2. 10/100/1000 Ethernet PHY 4.6.3. HiLo外部存储器接口 4.6.4. FMC 4.6.5. QSFP 4.6.6. I2C 4.6.7. DisplayPort 4.6.8. SDI视频输入/输出端口
4.7. 时钟电路 x
4.7.1. 板载振荡器 4.7.2. 板外时钟I/O
4.8. 储存器 x
4.8.1. Flash 4.8.2. 使用Quartus Programmer对闪存进行编程
4.9. 子卡 x
4.9.1. 外部存储器接口
4.9.1. 外部存储器接口 x
4.9.1.1. DDR3L 4.9.1.2. DDR4 4.9.1.3. RLDRAM3 4.9.1.4. QDR-IV 4.9.1.5. FMC环回卡
5. 系统电源 x
5.1. 电源指南 5.2. 配电系统 5.3. 功率测量(Power Measurement) 5.4. 热限制和保护
6. 电路板测试系统(Board Test System) x
6.1. 电路板的准备 6.2. 运行Board Test System 6.3. 使用Board Test System
6.3. 使用Board Test System x
6.3.1. 配置菜单(Configure Menu) 6.3.2. System Info选项卡 6.3.3. GPIO选项卡 6.3.4. Flash选项卡 6.3.5. XCVR选项卡 6.3.6. PCIe选项卡 6.3.7. FMC选项卡 6.3.8. DDR3选项卡 6.3.9. DDR4选项卡 6.3.10. 功耗监视器(Power Monitor) 6.3.11. 时钟控制器(Clock Controller)
A. 附加信息 x
A.1. 安全和监管信息 A.2. 合规性与一致性声明
A.1. 安全和监管信息 x
A.1.1. 安全警告 A.1.2. 安全注意事项
B. 修订历史 x
B.1. 用户指南的修订历史
1. 概述
2. 入门
3. 开发板设置
4. 电路板组件
5. 系统电源
6. 电路板测试系统(Board Test System)
A. 附加信息
B. 修订历史

4.1. 电路板概述

Intel® Stratix® 10 FPGA开发板的图像如下所示。
图 4. Stratix 10 FPGA开发板图像-正面
图 5. Stratix 10 FPGA开发板图像-背面
表 10.  Stratix 10 GX FPGA开发板组件
电路板参考 类型 说明
特性器件
U1 FPGA

Stratix 10 GX FPGA, 1SG280LU3F50E3VGS1.

  • 自适应逻辑模块(ALM)：933,120
  • LEs (K)：2,753
  • 寄存器：3,732,480
  • M20K存储器模块：11,721
  • 收发器数量：96
  • 封装类型：2397 BGA
U11 CPLD MAX® V CPLD, 2210 LEs, 256 FBGA, 1.8V VCCINT.
配置和设置单元
CN1 On-board Intel® FPGA Download Cable II Micro-USB 2.0连接器，用于对FPGA进行编程和调试。
SW2 PCI Express* Control DIP Switch 使能 PCI Express* 链路宽度 x1, x4, x8和x16。
SW6 JTAG Bypass DIP Switch 使能和禁用JTAG链中的器件。此开关位于电路板的背面。
SW1 MSEL Configuration DIP Switch 设置 Intel® Stratix® 10 MSEL管脚。
SW3 Board settings DIP Switch 控制 MAX® V CPLD System Controller功能，例如：时钟复位，时钟使能或者从闪存加载出厂设计或用户设计和上电时发送的FACTORY信号命令。 此开关位于电路板的底部。
S4 CPU reset push button FPGA逻辑的默认复位。此按钮位于LED子板上。
S2 Image select push button 翻转配置LED，选择从闪存加载到FPGA的编程映像。此按钮位于LED子板上。
S1 Program configuration push button 根据编程LED从闪存映像配置FPGA。此按钮位于LED子板上。
S3 MAX® V reset push button MAX® V CPLD System Controller的默认复位。此按钮位于LED子板上。
状态单元
D14, D16 JTAG LEDs 表明System Console USB接口的发送或接收活动。如果链路在使用中并处于活跃状态，那么TX和RX LED会闪烁。LED不使用时是关闭的，在使用中但处于空闲时是开启的。这些LED位于LED子板上。
D18, D21 System Console LEDs 表明System Console USB接口的发送或接收活动。如果链路在使用中并处于活跃状态，那么TX和RX LED会闪烁。LED不使用时是关闭的，在使用中但处于空闲时是开启的。
D1, D2, D5 Program LEDs 点亮以显示LED序列，该序列确定在按下程序加载按钮时哪个闪存映像加载到FPGA。 LED位于LED子卡上。
D8 Configuration Done LED 配置FPGA时亮起。此LED位于LED子板上。
D6 Load LED FPGA配置期间亮起。此LED位于LED子板上。
D3 Error LED FPGA配置失败时亮起。此LED位于LED子板上。
D45 Power LED 电路板通电时亮起。
D40 Temperature LED 当FPGA器件出现过热情况时亮起。确保散热器/风扇的正确安装。
D2, D3, D4, D5, D6 Ethernet LEDs 显示连接速度以及发送或接收活动。
D9 SDI Cable LED 点亮以显示SDI接口的发送或接收活动。
D15, D17, D19, D20, D22, D23 PCI Express* link LEDs 通过配置这些LED以显示 PCI Express* 链路宽度(x1, x4, x8和x16)和数据速率(Gen2, Gen3)。这些LED位于LED子板上。
D4, D7, D9, D10 User defined LEDs 四个双色LED(绿色和红色)，用于8个用户LED。驱动低电平时亮起。这些LED位于LED子板上。
D11, D12, D13 FMC LEDs 亮起表明FMC子卡(如果存在)的RX, TX, PRNSTn活动。这些LED位于LED子板上。
时钟电路
X1 SDI Reference Clock

SW4.2 DIP switch controlled:

FS=0: 148.35 MHz

FS=1: 148.5 MHz
U7 Programmable Clock Generator

Si 5341A Programmable Clock Generator by the clock control GUI

默认频率：
  • Out0=155.25 MHz
  • Out1=644.53125 MHz
  • Out2= 135 MHz
  • Out3= Not Used
  • Out4=156.25 MHz
  • Out5= 625 MHz
  • Out6=Not used
  • Out7=125 MHz
  • Out8= 125 MHz
  • Out9=125 MHz
U9 Programmable Clock Generator

Si5338A Programmable Clock Generator by the clock control GUI.

默认频率：
  • CLK0= 100 MHz
  • CLK1= 100 MHz
  • CLK1= 133 MHz
  • CLK2= 50 MHz
J3, J4 Clock input MMPX connector 用于SDI接口的MMPX时钟输入。
J1, J2 MMPX GPIO/CLK output from FPGA Bank 3I FPGA Bank 3I的MMPX GPIO/CLK输出。
J17, J18 Serial Digital Interface (SDI) transceiver connectors 两个HDBNC连接器。驱动SDI视频端口的串行数据输入/输出。
收发器接口
J9 PCIe* x16 gold fingers 来自FPGA bank 1C, 1D和1E的 PCIe* TX/RX x16接口。
J12 Mini Display Port Video Connector 来自FPGA Bank 1F的Display Port Video接口的四个TX通道。
J15 QSFP connector 来自FPGA Bank 1K的四个TX/RX通道。
J17, J18 SDI HDBNC Video Connector 来自FPGA Bank 1N的单一TX/RX通道。
J13 Intel FMC Interface 来自FPGA banks 4C, 4D和4E的16个TX/RX通道。
普通用户输入/输出
SW1 FPGA User DIP Switch 四个用户DIP开关。当开关为ON时，选择逻辑0。此开关位于LED子板上。
S5, S6, S7 General user push buttons 三个用户按钮。按下时驱低。这些按钮位于LED子板上。
D4, D7, D9, D10 User defined LEDs 四个双色用户LED。驱低时亮起。这些LED位于LED子板上。
存储器件
J11 HiLo Connector

一个x72存储器接口，支持DDR3 (x72), DDR4 (x72), QDR4 (x36)和RLDRAM3 (x36)。

该开发套件包括三个使用HiLo连接器的插件模块(子卡)：
  • DDR4 memory (x72) 1333 MHz
  • DDR3 memory (x72) 1066 MHz
  • RLDRAM3 memory (x36) 1200 MHz
U12, U83 Flash Memory ICS-1GBIT STRATA FLASH, 16-BIT DATA.
通信端口
J9 PCI Express* x16 edge connector 镀金边缘指状物(gold-plated edge finger)，可在Gen1，Gen2或Gen3模式下提供高达x16的信号。
J13 FMC Port FPGA夹层卡端口
J10 Gbps Ethernet RJ-45 connector RJ-45连接器，通过Marvell 88E1111 PHY提供10/100/1000 Ethernet连接以及SGMII模式下FPGA-based Intel Triple Speed Ethernet MAC MegaCore功能。
J15 QSFP Interface 对40G/100G QSFP模块提供四个收发器通道。
CN1 Micro-USB connector 嵌入式Intel Intel® FPGA Download Cable II JTAG，通过USB电缆对FPGA进行编程。
显示端口
J12 Mini DisplayPort Connector Mini DisplayPort公插座。
J17, J18 SDI video port 两个HDBNC连接器，提供全双工SDI接口。
电源
J9 PCI Express* edge connector 与 PCI Express* 根端口(例如PC主板)进行连接的接口。
J27 DC input jack 当从提供的电源砖为电路板供电以进行实验室操作时接受12 V DC电源。当从 PCIe* 插槽运行时，此输入也必须连接到PC系统(包含J27)提供的6针Aux PCIe* 电源连接器，否则电路板将无法上电。
SW7 Power switch 当从DC输入插孔供电时，切换到电源ON或者OFF。
J26 PCIe* 2x4 ATX power connector 12 V ATX输入。当电路板插入到 PCIe* 插槽时，此输入必须连接到PC系统提供的8针Aux PCIe* 电源连接器，否则电路板将无法上电。
二级标题