Intel® Stratix® 10 GX FPGA开发套件用户指南

下载 PDF
ID 683674
日期 7/20/2018
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 开发板设置 4. 电路板组件 5. 系统电源 6. 电路板测试系统(Board Test System) A. 附加信息 B. 修订历史
1. 概述 x
1.1. 开发板描述 1.2. 建议的操作条件 1.3. 处理电路板
2. 入门 x
2.1. 安装Quartus Prime软件 2.2. 开发板包 2.3. 安装USB-Blaster Driver
2.1. 安装Quartus Prime软件 x
2.1.1. 激活许可
3. 开发板设置 x
3.1. 对开发板供电 3.2. 默认的开关和跳线设置 3.3. 出厂复位(Factory Reset)
4. 电路板组件 x
4.1. 电路板概述 4.2. MAX V CPLD系统控制器 4.3. FPGA配置 4.4. 状态单元 4.5. 用户输入-输出(Input-Output)组件 4.6. 组件和接口 4.7. 时钟电路 4.8. 储存器 4.9. 子卡
4.5. 用户输入-输出(Input-Output)组件 x
4.5.1. 用户定义的按钮 4.5.2. 用户定义的DIP开关 4.5.3. 用户定义的LED
4.6. 组件和接口 x
4.6.1. PCI Express 4.6.2. 10/100/1000 Ethernet PHY 4.6.3. HiLo外部存储器接口 4.6.4. FMC 4.6.5. QSFP 4.6.6. I2C 4.6.7. DisplayPort 4.6.8. SDI视频输入/输出端口
4.7. 时钟电路 x
4.7.1. 板载振荡器 4.7.2. 板外时钟I/O
4.8. 储存器 x
4.8.1. Flash 4.8.2. 使用Quartus Programmer对闪存进行编程
4.9. 子卡 x
4.9.1. 外部存储器接口
4.9.1. 外部存储器接口 x
4.9.1.1. DDR3L 4.9.1.2. DDR4 4.9.1.3. RLDRAM3 4.9.1.4. QDR-IV 4.9.1.5. FMC环回卡
5. 系统电源 x
5.1. 电源指南 5.2. 配电系统 5.3. 功率测量(Power Measurement) 5.4. 热限制和保护
6. 电路板测试系统(Board Test System) x
6.1. 电路板的准备 6.2. 运行Board Test System 6.3. 使用Board Test System
6.3. 使用Board Test System x
6.3.1. 配置菜单(Configure Menu) 6.3.2. System Info选项卡 6.3.3. GPIO选项卡 6.3.4. Flash选项卡 6.3.5. XCVR选项卡 6.3.6. PCIe选项卡 6.3.7. FMC选项卡 6.3.8. DDR3选项卡 6.3.9. DDR4选项卡 6.3.10. 功耗监视器(Power Monitor) 6.3.11. 时钟控制器(Clock Controller)
A. 附加信息 x
A.1. 安全和监管信息 A.2. 合规性与一致性声明
A.1. 安全和监管信息 x
A.1.1. 安全警告 A.1.2. 安全注意事项
B. 修订历史 x
B.1. 用户指南的修订历史
1. 概述
2. 入门
3. 开发板设置
4. 电路板组件
5. 系统电源
6. 电路板测试系统(Board Test System)
A. 附加信息
B. 修订历史

3.2. 默认的开关和跳线设置

本小节讨论了如何恢复出厂默认设置，并对其功能作了解释。

图 3. 默认的开关设置

1. 设置DIP switch bank (SW2)以与下表匹配

表 3.  SW2 DIP PCIe开关默认设置(电路板底部)
开关 电路板标签 功能 默认位置
1 x1 ON for PCIe x1 OFF
2 x4 ON for PCIe x4 OFF
3 x8 ON for PCIe x8 OFF
4 x16 ON for PCIe x16 ON

2.如果所有电阻都打开，那么FMC VCCIO值为1.2 V。要更改此值，需增添电阻，如下表所示。

表 4.  FPGA夹层(FMC)端口的默认电阻设置(电路板底部)
电路板参考 电路板标签 说明
R460 1.35V 1.35V FMC VCCIO选择
R464 1.5V 1.5V FMC VCCIO选择
R468 1.8V 1.8V FMC VCCIO选择
注： 默认情况下安装一个0 Ohm电阻

3. 设置DIP switch bank (SW6)以与下表匹配。

表 5.  SW6 JTAG Bypass DIP开关默认设置(电路板底部)
开关 电路板标签 功能 默认位置
1 Intel® Stratix® 10

OFF，使能JTAG链中的 Intel® Stratix® 10。

ON，旁路JTAG链中的 Intel® Stratix® 10。

OFF
2 MAX® V

OFF，使能JTAG链中的 MAX® V。

ON，旁路JTAG链中的 MAX® V。

OFF
3 FMC

OFF，使能JTAG链中的FMC Connector。

ON，旁路JTAG链中的FMC Connector。

 ON

4. SW1 DIP开关默认设置(电路板顶部)

表 6.  SW1 DIP开关默认设置(电路板顶部)
开关 电路板标签 功能
1 MSEL2

MSEL2, MSEL1 = [0,0] QSPI AS Fast Mode

MSEL2, MSEL1 = [0,1] QSPI AS Normal Mode

MSEL2, MSEL1 = [1,0] AVST x16 Mode (Default)

MSEL2, MSEL1 = [1,1] JTAG Only Mode
2 MSEL1

5. 设置DIP switch bank (SW6)以与下表匹配。

表 7.  SW3 DIP开关默认设置(电路板底部)
开关 电路板标签 功能 默认位置
1 CLK0_OEn

ON，使能Si5341A时钟器件

OFF，禁用Si5341A时钟器件

ON
2 CLK0_RSTn

ON，Si5341A时钟器件保持在复位状态

OFF，使Si5341A时钟器件正常工作

 OFF
3 FACTORY_LOAD

ON，从闪存加载出厂映像

OFF，从闪存加载用户硬件1

ON
表 8.  SW4 DIP开关默认设置(电路板底部)
开关 电路板标签 功能 默认位置
1 RZQ_B2M

ON，将Bank 2M的RZQ电阻设置成99.17 Ohm

OFF，将Bank 2M的RZQ电阻设置成240 Ohm

 OFF
2 SI516_FS

ON，将SDI REFCLK频率设置成148.35 MHz

OFF，将SDI REFCLK频率设置成148.5 MHz

OFF
表 9.  SW8 DIP开关默认设置(电路板底部)
开关 电路板标签 功能 默认位置
1 I2C_SDA 将VRM I2C连接到 MAX® V I2C链 ON
2 I2C_SCL 将VRM I2C连接到 MAX® V I2C链 ON
3 FPGA_PWRGD 将LT2987 Power Good连接到 MAX® V OFF
二级标题