用于 PCI Express* 的 英特尔® FPGA R-tile Avalon® Streaming IP设计实例用户指南

下载 PDF
ID 683544
日期 4/10/2023
Public
文档目录
文档目录 x
1. 有关用于PCI Express的 英特尔® FPGA R-tile Avalon® Streaming IP设计实例 2. 快速入门指南 3. 用于 PCI Express* 的 英特尔® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档 4. 用于英特尔FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史
1. 有关用于PCI Express的 英特尔® FPGA R-tile Avalon® Streaming IP设计实例 x
1.1. Programmed Input/Output (PIO)设计实例功能描述 1.2. 单根I/O虚拟化（SR-IOV）设计实例功能描述 1.3. 性能设计实例的功能描述 1.4. 硬件和软件要求
1.1. Programmed Input/Output (PIO)设计实例功能描述 x
1.1.1. Credit初始化顺序
1.1.1. Credit初始化顺序 x
1.1.1.1. Credit值初始化和回送 1.1.1.2. Credit分配
2. 快速入门指南 x
2.1. 目录结构 2.2. 生成设计实例 2.3. 仿真设计实例 2.4. Root Port BFM（根端口BFM） 2.5. 编译设计实例 2.6. 安装Linux Kernel Driver 2.7. 运行设计实例
2.3. 仿真设计实例 x
2.3.1. 运行仿真的步骤 2.3.2. 测试台
2.3.1. 运行仿真的步骤 x
2.3.1.1. Siemens EDA QuestaSim* 仿真器 2.3.1.2. VCS* 仿真器 2.3.1.3. VCS* MX仿真器 2.3.1.4. Xcelium* 仿真器
2.3.2. 测试台 x
2.3.2.1. 测试台模块 2.3.2.2. 测试驱动器模块(Test Driver Module) 2.3.2.3. PIO设计实例测试台 2.3.2.4. SR-IOV设计实例测试台
2.4. Root Port BFM（根端口BFM） x
2.4.1. BFM存储器映射 2.4.2. 配置空间总线和器件编号 2.4.3. Root Port和Endpoint的配置 2.4.4. 发布对Application Layer的读和写事务 2.4.5. BFM处理过程与函数
2.4.5. BFM处理过程与函数 x
2.4.5.1. ebfm_barwr处理过程 2.4.5.2. ebfm_barwr_imm处理过程 2.4.5.3. ebfm_barrd_wait处理过程 2.4.5.4. ebfm_barrd_nowt处理过程 2.4.5.5. ebfm_cfgwr_imm_wait处理过程 2.4.5.6. ebfm_cfgwr_imm_nowt处理过程 2.4.5.7. ebfm_cfgrd_wait处理过程 2.4.5.8. ebfm_cfgrd_nowt处理过程 2.4.5.9. BFM配置处理过程 2.4.5.10. BFM共享存储器访问过程 2.4.5.11. BFM日志和消息过程 2.4.5.12. Verilog HDL格式化函数
2.4.5.9. BFM配置处理过程 x
2.4.5.9.1. ebfm_cfg_rp_ep规程 2.4.5.9.2. ebfm_cfg_decode_bar处理过程
2.4.5.10. BFM共享存储器访问过程 x
2.4.5.10.1. 共享存储器常量 2.4.5.10.2. shmem_write任务 2.4.5.10.3. shmem_read函数 2.4.5.10.4. shmem_display Verilog HDL函数 2.4.5.10.5. shmem_fill处理过程 2.4.5.10.6. shmem_chk_ok函数
2.4.5.11. BFM日志和消息过程 x
2.4.5.11.1. ebfm_display Verilog HDL函数 2.4.5.11.2. ebfm_log_stop_sim Verilog HDL函数 2.4.5.11.3. ebfm_log_set_suppressed_msg_mask任务 2.4.5.11.4. ebfm_log_set_stop_on_msg_mask Verilog HDL任务 2.4.5.11.5. ebfm_log_open Verilog HDL函数 2.4.5.11.6. ebfm_log_close Verilog HDL函数
2.4.5.12. Verilog HDL格式化函数 x
2.4.5.12.1. himage1 2.4.5.12.2. himage2 2.4.5.12.3. himage4 2.4.5.12.4. himage8 2.4.5.12.5. himage16 2.4.5.12.6. dimage1 2.4.5.12.7. dimage2 2.4.5.12.8. dimage3 2.4.5.12.9. dimage4 2.4.5.12.10. dimage5 2.4.5.12.11. dimage6 2.4.5.12.12. dimage7
2.7. 运行设计实例 x
2.7.1. 运行PIO设计实例 2.7.2. 运行SR-IOV设计实例 2.7.3. 运行性能设计实例
1. 有关用于PCI Express的 英特尔® FPGA R-tile Avalon® Streaming IP设计实例
2. 快速入门指南
3. 用于 PCI Express* 的 英特尔® FPGA R-tile Avalon® Streaming IP设计实例用户指南存档
4. 用于英特尔FPGA R-tile Avalon® Streaming IP设计实例用户指南文档修订历史

2.3.2. 测试台

测试台使用测试驱动程序模块，altpcietb_bfm_rp_gen5_x16.sv，启动配置和存储器事务。启动时，测试驱动程序模块显示Root Port和Endpoint Configuration Space寄存器的信息，以便关联您使用Parameter Editor（参数编辑器）指定的参数。

设计实例和测试台是根据您对PCIe的R-tile IP选择的配置而动态生成。测试台使用您在英特尔 Quartus Prime的Parameter Editor中指定的参数。

该测试台仿真使用串行PCI Express接口的Gen5 × 16 PCI Express链路。

图 22. PIO设计实例仿真测试台
图 23. SR-IOV设计实例仿真测试台
配置为Endpoint变体时，测试台会例化一个具有R-tile Endpoint和包含第二R-tile（配置为Root Port）的Root Port BFM的设计实例，以对接Endpoint。有关该Root Port BFM的更多详细信息，请参阅第2.5小节：Root Port BFM。Root Port BFM提供如下功能：

  • 一个配置例程，设置Endpoint中的所有基本配置寄存器。该配置允许Endpoint应用程序成为PCI Express事务的目标和启动程序。

  • Verilog HDL处理过程接口，用于向Endpoint发起PCI Express事务。

该测试台仿真单Root Port对话单Endpoint的情景。

测试台使用测试驱动程序模块，altpcietb_bfm_rp_gen5_x16.sv，发起配置和存储器事务。启动时，测试驱动程序模块显示从Root Port和Endpoint Configuration Space寄存器来的信息，以便关联您使用Parameter Editor（参数编辑器）指定的参数。

注： 英特尔测试台和Root Port BFM提供一种简易方法，来对连接各变体的Application Layer逻辑进行基本测试。此BFM允许您通过创建并运行简单任务激励，来训练英特尔设计实例的基本功能。测试台和Root Port BFM并非要取代完整验证环境。也不包含极端情况和具体流量概况激励。请参阅下面列出的各项，进一步了解详情。为尽可能确保最佳验证范围，英特尔强烈建议获得市售的PCI Express验证IP和工具，并结合执行广泛的硬件测试。
您的Application Layer设计可能需要至少处理以下无法使用英特尔测试台和Root Port BFM来创建，或者由于设计的限制导致无法创建的情景：

  • 无法生成或接收Vendor Defined Messages（供应商定义的消息）。一些系统会生成Vendor Defined Messages。Hard IP块只是将这些消息传递到Application Layer。因此，应根据您的应用程序决定是否设计该Application Layer来处理这些消息。

  • 在接收到的读请求中，它仅可处理小于等于256位或8 DW的读请求。许多系统能够处理更大的读请求，然后以多个完成回送这些请求。

  • 始终回送每个读请求的单个完成。一些系统以每64字节地址边界将完成进行拆分。
  • 始终按照发布读请求的顺序回送完成。一些系统会不按顺序生成完成。

  • 无法生成0长度读请求，而一些系统生成0长度请求，来作为某些写事务后的刷新请求。Application Layer必须能够生成0长度读请求的完成。

  • 不支持奇偶校验（parity）。
  • 不支持多功能设计。
  • 不支持Single Root I/O Virtualization (SR-IOV)。

本章节内容
测试台模块
测试驱动器模块(Test Driver Module)
PIO设计实例测试台
SR-IOV设计实例测试台

二级标题