Intel FPGA高级SEU检测IP用户指南

下载 PDF
ID 683542
日期 11/07/2017
Public
文档目录
文档目录 x
1. Intel® FPGA高级SEU检测IP用户指南
1. Intel® FPGA高级SEU检测IP用户指南 x
1.1. 功能说明 1.2. 使用 Intel® FPGA高级SEU检测IP核 1.3. CRAM阵列上的SEU缓解 1.4. Intel® FPGA高级SEU检测IP用户指南存档 1.5. Intel® FPGA高级SEU检测IP用户指南的文档修订历史
1.1. 功能说明 x
1.1.1. 片上查找敏感度处理 1.1.2. 片外查找敏感度处理
1.1.1. 片上查找敏感度处理 x
1.1.1.1. 片上处理信号
1.1.2. 片外查找敏感度处理 x
1.1.2.1. 片外查找敏感度处理操作流程 1.1.2.2. 片外处理信号 1.1.2.3. SMH查找
1.1.2.3. SMH查找 x
1.1.2.3.1. SMH文件类型
1.2. 使用 Intel® FPGA高级SEU检测IP核 x
1.2.1. 定制并生成IP核 1.2.2. Intel® FPGA高级SEU检测IP核参数
1.2.1. 定制并生成IP核 x
1.2.1.1. IP Catalog和参数编辑器 1.2.1.2. 参数编辑器 1.2.1.3. 指定IP核参数和选项
1.2.1.3. 指定IP核参数和选项 x
1.2.1.3.1. IP核生成输出( Intel® Quartus® Prime Pro Edition)
1.3. CRAM阵列上的SEU缓解 x
1.3.1. 使能 Intel® Quartus® Prime软件中的高级SEU检测功能 1.3.2. 层次标记 1.3.3. 敏感度映射头文件查找
1.3.2. 层次标记 x
1.3.2.1. 使用分区来指定逻辑敏感度ID
1.3.3. 敏感度映射头文件查找 x
1.3.3.1. 编程敏感度映射头文件到内存 1.3.3.2. 对SMH修订本1执行查找功能( Stratix® IV和 Arria® II) 1.3.3.3. 对SMH修订本2执行查找功能( Stratix® V、 Arria® V和 Cyclone® V器件) 1.3.3.4. 对SMH修订本3执行查找功能( Intel® Arria® 10和 Intel® Cyclone® 10 GX器件)
1. Intel® FPGA高级SEU检测IP用户指南

1.1.1.1. 片上处理信号

图 2. 片上处理的 Intel® FPGA高级SEU检测IP核信号
表 2.  片上处理的 Intel® FPGA高级SEU检测IP核信号
接口 信号 类型 宽度 说明
Clock and Reset clk 输入 1
  • 时钟输入。
  • 使用与EMR Unloader IP core相同的输入时钟。输入频率必须充足以便在下一个内容可用之前处理EMR内容。例如，Stratix V器件的最小建议频率是30 MHz。

    如果频率太低，当新的EMR内容已经可用，而IP核仍然在处理当前的内容时，IP核就会置位critical_error信号。

reset 输入 1 有效高电平复位。
Cache Configuration cache_comparison_off 输入 1
  • 静态输入信号。
  • 命令IP核略过缓存比较。即使缓存中已存有EMR的值，也会继续存储。
  • 可将该信号与内部擦除功能一起用于定制的设计。
Avalon Streaming (Avalon-ST) Sink Interface Signals1 emr 输入
  • 46 (Stratix IV)
  • 67 ( Cyclone® V、 Arria® V和 Stratix® V)
  • 119 ( Intel® Arria® 10和 Intel® Cyclone® 10 GX)
Intel® FPGA EMR Unloader IP core的错误信息寄存器(EMR)数据输入。
emr_valid 输入 1 emr数据输入有效时置高。
emr_error 输入 1
  • 由于错误导致emr数据被忽略时置高。
  • 在 Intel® FPGA EMR Unloader IP core中有数据溢出时，就会出现这个错误。
Errors noncritical_error 输出 1 表明SMH查找表确定EDCRC错误在非关键区域。
critical_error 输出 1 表明SMH查找确定EDCRC错误在关键区域。
regions_report 输出 1
  • SMH查找表报告高级SEU检测(ASD)区域的错误。
  • Largest ASD region ID used参数设置这个端口的宽度。
critical_clear 输入 1
  • 可选的输入信号。
  • 置位这个信号以清除最后处理的EMR数据输入的error report。
  • 清除critical_error和regions_report，或者noncritical_error。
busy 输出 1
  • 可选的输出信号。
  • 逻辑高表明ASD IP正忙于处理EMR数据输入。
  • 处理完毕后，并且critical_error或noncritical_error信号被置位时，信号会变低。
External Memory Avalon Memory Mapped (Avalon-MM) Master mem_addr 输出  
  • 输出到用户逻辑。
  • 读取32位字的字节地址。
mem_rd 输出  
  • 输出到用户逻辑。
  • 发送信号给用户逻辑以请求读操作。
mem_bytesel 输出  
  • 输出到用户逻辑。
  • 选择IP所需字节的4位信号。该信号在IP不需要全部32位的情况下支持16位或8位存储器来优化读取的数量。如果mem_bytesel的位0为0，那么IP核会忽略mem_data的位0至7。同样的，如果mem_bytesel的位0为0，那么IP核会忽略位1至3。
mem_wait 输入  
  • 用户逻辑的输入。
  • 信号到仍在运行读操作的存储器接口。置位mem_rd后，在第一个上升沿时钟前必须为高电平，以保持IP核处于等待状态。
mem_data 输入  
  • 用户逻辑的输入。
  • 32位数据总线。如果mem_wait变高，并且在mem_rd返回低电平时，数据必须出现。
mem_datavalid 输入  
  • 用户逻辑的输入。
  • 发送信号给包含有效数据的mem_data信号以响应之前的mem_rd请求。
相关信息
1 将Avalon-ST streaming接收接口连接到EMR Unloader IP core相应的Avalon-ST发送接口。
二级标题