HPS SoC引导指南 - Cyclone V SoC开发工具

下载 PDF
ID 683265
日期 1/27/2016
Public
文档目录
文档目录 x
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件 x
1.1. 引言 1.2. 引导概述 1.3. 引导的持续时间 1.4. 引导调试 1.5. 引导实例 1.6. 文档修订历史
1.1. 引言 x
1.1.1. 必要条件
1.2. 引导概述 x
1.2.1. 引导流程 1.2.2. 引导源 1.2.3. 引导时钟
1.2.1. 引导流程 x
1.2.1.1. Boot ROM 1.2.1.2. 预加载器 1.2.1.3. 引导加载器
1.2.2. 引导源 x
1.2.2.1. 从SD/MMC引导 1.2.2.2. 从QSPI引导 1.2.2.3. 从NAND引导 1.2.2.4. 从FPGA引导 1.2.2.5. FPGA后备引导 1.2.2.6. 热复位中从RAM引导
1.3. 引导的持续时间 x
1.3.1. 优化引导持续时间 1.3.2. 引导持续时间的测量
1.3.1. 优化引导持续时间 x
1.3.1.1. 硬件上电顺序 1.3.1.2. Boot ROM 1.3.1.3. 预加载器 1.3.1.4. 引导加载器 1.3.1.5. Linux内核 1.3.1.6. Init脚本
1.4. 引导调试 x
1.4.1. Boot ROM 1.4.2. 预加载器 1.4.3. U-Boot
1.4.2. 预加载器 x
1.4.2.1. 从ARM DS-5 AE调试预加载器
1.5. 引导实例 x
1.5.1. 存档文件内容 1.5.2. 裸机应用 1.5.3. 从SD/MMC引导 –自定义分区 1.5.4. 从SD/MMC引导 – FAT分区 1.5.5. 从QSPI 闪存引导 1.5.6. 从FPGA引导
1.5.6. 从FPGA引导 x
1.5.6.1. 概述 1.5.6.2. 硬件设计 1.5.6.3. 构建和运行实例
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件

1.5.6.2. 硬件设计

本节介绍了本实例中曾使用过的一个非常简单的硬件设计。 您需要在主PC安装ACDS才能复制该实例。
注： 本指南中已有此设计。用户无需再创建。但如果预加载器hex文件被变动，则需要再次编译此设计。

设计以Altera GHRD为基础，其中部件数有所减少：

  • HPS- 硬处理器实例
  • SysID- 系统ID
  • HPS Boot Memory- 用作存储预加载器二进制的FPGA存储器
  • Clk- 时钟和复位源

下图介绍了从系统内容查看硬件设计:

图 14. 从系统内容查看硬件设计

配置HPS部件以使能如下图截屏中列出的FPGA引导信号：

图 15. 使能FPGA信号引导
HPS引导存储器需要设置成8位数据宽度，并且被包含预加载器映像的hex文件初始化。以下截屏列出了本实例已使用的储存器设置。
注： 预加载器映像存储在名为software/spl_bsp/preloader.hex的文件中。
图 16. 片上存储器参数
注：
  • 双击导出栏中相应单元格导出HPS总线 f2h_boot_from_fpga 。
  • HPS引导存储器是连接到h2f AXI总线的。
  • HPS引导存储器被设置到0x0000000基址。
  • f2h_boot_from_fpga 信号需要与高层级别中的合适值绑定。在此实例中，它们被绑定到文件：rd_top.v:
    
// SoC sub-system module
soc_system soc_inst (  ... 
        .hps_0_f2h_boot_from_fpga_boot_from_fpga_ready         (1'b1), 
        .hps_0_f2h_boot_from_fpga_boot_from_fpga_on_failure    (1'b0));
二级标题