HPS SoC引导指南 - Cyclone V SoC开发工具

下载 PDF
在收藏夹中：
Cyclone® V FPGAs and SoC FPGAs SupportFPGA Documentation Index
ID 683265
日期 1/27/2016
Public
文档目录
文档目录 x
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件 x
1.1. 引言 1.2. 引导概述 1.3. 引导的持续时间 1.4. 引导调试 1.5. 引导实例 1.6. 文档修订历史
1.1. 引言 x
1.1.1. 必要条件
1.2. 引导概述 x
1.2.1. 引导流程 1.2.2. 引导源 1.2.3. 引导时钟
1.2.1. 引导流程 x
1.2.1.1. Boot ROM 1.2.1.2. 预加载器 1.2.1.3. 引导加载器
1.2.2. 引导源 x
1.2.2.1. 从SD/MMC引导 1.2.2.2. 从QSPI引导 1.2.2.3. 从NAND引导 1.2.2.4. 从FPGA引导 1.2.2.5. FPGA后备引导 1.2.2.6. 热复位中从RAM引导
1.3. 引导的持续时间 x
1.3.1. 优化引导持续时间 1.3.2. 引导持续时间的测量
1.3.1. 优化引导持续时间 x
1.3.1.1. 硬件上电顺序 1.3.1.2. Boot ROM 1.3.1.3. 预加载器 1.3.1.4. 引导加载器 1.3.1.5. Linux内核 1.3.1.6. Init脚本
1.4. 引导调试 x
1.4.1. Boot ROM 1.4.2. 预加载器 1.4.3. U-Boot
1.4.2. 预加载器 x
1.4.2.1. 从ARM DS-5 AE调试预加载器
1.5. 引导实例 x
1.5.1. 存档文件内容 1.5.2. 裸机应用 1.5.3. 从SD/MMC引导 –自定义分区 1.5.4. 从SD/MMC引导 – FAT分区 1.5.5. 从QSPI 闪存引导 1.5.6. 从FPGA引导
1.5.6. 从FPGA引导 x
1.5.6.1. 概述 1.5.6.2. 硬件设计 1.5.6.3. 构建和运行实例
1. HPS SoC 引导指南 - Cyclone V SoC 开发套件

1.2.3. 引导时钟

Cyclone V的电路板有不同时钟需求：

  • OSC1输入时钟可以有各种数值
  • 闪存可以有各种时钟要求
  • 电路板布局也可能影响最快闪存速度

为满足以上需要，可以指示Boot ROM通过CSEL管脚使用不同时钟选项。下表介绍了Cyclone V中的CSEL选项，以及在Cyclone V Development kit， Rev D中实际的跳线设置：

表 1.  可用的CSEL选项
CSEL Cyclone V Dev Kit开关切换
J26:CSEL0 J26:CSEL1
0 右侧 右侧
1 左侧 右侧
2 右侧 左侧
3 左侧 左侧
注： 以下情形中Boot ROM 完全不接触时钟：
  • CSEL=0
  • 从FPGA引导
  • 从FPGA后备引导
  • 热复位中RAM引导
相关信息
二级标题