英特尔® Agilex™器件系列管脚连接指南

下载 PDF
在收藏夹中：
FPGA Documentation IndexAgilex™ 7 I-Series FPGA and SoC FPGA SupportPrinted Circuit Board Design Resources for FPGAsAgilex™ 7 F-Series FPGA and SoC FPGA Support
ID 683112
日期 9/22/2022
Public
文档目录
文档目录 x
1. 英特尔® Agilex™ 器件系列管脚连接指南
1. 英特尔® Agilex™ 器件系列管脚连接指南 x
1.1. 英特尔® Agilex™ 器件的管脚状态 1.2. 英特尔® Agilex™ FPGA内核管脚 1.3. 英特尔® Agilex™ E-Tile管脚 1.4. 英特尔® Agilex™ P-Tile管脚 1.5. 英特尔® Agilex™ F-Tile管脚 1.6. 英特尔® Agilex™ R-Tile管脚 1.7. 英特尔® Agilex™ 硬核处理器系统(HPS)管脚 1.8. 英特尔® Agilex™ 电源共享指南 1.9. 英特尔® Agilex™ 器件系列管脚连接指南的注释 1.10. 英特尔® Agilex™ 器件系列管脚连接指南的文件修订历史
1.2. 英特尔® Agilex™ FPGA内核管脚 x
1.2.1. 时钟和PLL管脚 1.2.2. 专用配置/JTAG管脚 1.2.3. 可选/复用配置管脚 1.2.4. 差分I/O管脚 1.2.5. 外部存储器接口管脚 1.2.6. 电压传感器和电压参考管脚 1.2.7. 远程温度感应二级管管脚 1.2.8. 参考管脚 1.2.9. No Connect和DNU管脚 1.2.10. 电源管脚 1.2.11. 安全器件管理器(SDM)管脚 1.2.12. 安全器件管理器(SDM)可选信号管脚
1.3. 英特尔® Agilex™ E-Tile管脚 x
1.3.1. E-Tile电源管脚 1.3.2. E-Tile收发器管脚
1.4. 英特尔® Agilex™ P-Tile管脚 x
1.4.1. P-Tile电源管脚 1.4.2. P-Tile收发器管脚
1.5. 英特尔® Agilex™ F-Tile管脚 x
1.5.1. F-Tile电源管脚 1.5.2. F-Tile收发器管脚
1.6. 英特尔® Agilex™ R-Tile管脚 x
1.6.1. R-Tile电源管脚 1.6.2. R-Tile收发器管脚
1.7. 英特尔® Agilex™ 硬核处理器系统(HPS)管脚 x
1.7.1. HPS电源管脚 1.7.2. HPS振荡器时钟输入管脚 1.7.3. HPS JTAG管脚 1.7.4. HPS GPIO管脚 1.7.5. HPS SDMMC管脚 1.7.6. HPS NAND管脚 1.7.7. HPS USB管脚 1.7.8. HPS EMAC管脚 1.7.9. HPS I2C_EMAC和MDIO管脚 1.7.10. HPS I2C管脚 1.7.11. HPS SPI管脚 1.7.12. HPS UART管脚 1.7.13. HPS Trace(走线)管脚
1.8. 英特尔® Agilex™ 电源共享指南 x
1.8.1. 示例1— 英特尔® Agilex™ 器件(P-Tile和E-Tile) 1.8.2. 示例2— 英特尔® Agilex™ 器件(F-Tile和R-Tile)
1. 英特尔® Agilex™ 器件系列管脚连接指南

1.2.10. 电源管脚

注： 英特尔建议您创建一个 英特尔® Quartus® Prime设计，输入您的器件I/O分配并编译设计。 英特尔® Quartus® Prime软件将会根据I/O分配和布局规则对管脚连接进行检查。这些规则因不同器件而异，这取决于器件密度、封装、I/O分配、电压分配以及其他未在本文档或器件手册中充分说明的因素。
注： 英特尔建议您从 英特尔® Quartus® Prime Fitter生成一个.pin文件来验证电源管脚分配。 英特尔® 还建议使用此.pin文件来确定对您特定的设计的某些电源进行断电或者接地是否安全。此步骤将通知您为设计中未使用的电源做出适当的设计选择。
表 11.  电源管脚
管脚名称 管脚功能 管脚描述 连接指南
VCCP 电源 VCCP为外设提供电源。

VCC和VCCP必须在相同的电压电平上操作，它们应该共享板级上的同一个电源层，并且应该由同一个稳压器供电。

关于所建议的操作条件的详细信息，请参考 英特尔® Agilex™ 器件数据表中的电气特征部分。

使用 英特尔® FPGA Power and Thermal Calculator和 英特尔® Quartus® Prime Power Analyzer来确定VCCP和其他电源的当前要求。对这些管脚去耦取决于特定板级的去耦要求。

VCC 电源 VCC为内核提供电源。

VCC和VCCP必须在相同的电压电平上操作，它们应该共享板级上的同一个电源层，并且应该由同一个稳压器供电。

关于所建议的操作条件的详细信息，请参考 英特尔® Agilex™ 器件数据表中的电气特征部分。

使用 英特尔® FPGA Power and Thermal Calculator和 英特尔® Quartus® Prime Power Analyzer来确定VCC和其他电源的当前要求。对这些管脚去耦取决于特定板级的去耦要求。

VCCPT 电源 IOPLL、可编程电源技术和I/O预驱动器的电源。

将VCCPT连接到一个1.8-V低噪声开关稳压器。您可以选择从与VCCPT相同的稳压器获取以下电压：

  • VCCPLL_SDM、VCCPLL_HPS和VCCADC(通过适当的隔离滤波)

如果在VCCPT之前对VCC断电，那么在器件断电排序期间可能会在VCCPT上观察到电压尖峰振铃，并且电压尖峰振铃的幅度高于VCCPT。这是预期的行为，将不会导致器件出现任何功能故障或可靠性问题。

关于此电压轨的去耦建议的更多信息，请参考AN 910: 英特尔® Agilex™ 配电网络设计指南。

关于电源轨共享的信息，请参考 英特尔® Agilex™ 器件的电源共享指南。

VCCRCORE 电源 收发器核心电源。仅在 英特尔® Agilex™ 产品器件中使用(出于移植目的而放在这里)。

Connect the VCCRCORE to 1.2-V power supply.

当VCCIO_PIO连接到1.2 V时，您可以选择从与VCCIO_PIO相同的稳压器获取VCCRCORE。
VCCH 电源 模拟接口桥接(AIB)和数字收发器电源。

对于包含E-tile和P-tile的 英特尔® Agilex™ 器件，将所有的VCCH管脚连接到一个0.9-V低噪声开关电源。

对于包含F-tile和R-tile的 英特尔® Agilex™ 器件，将所有的VCCH管脚连接到一个0.8-V低噪声开关电源。

关于详细信息，请参考 英特尔® Agilex™ 器件数据表。

VCCH_SDM 电源 电压轨感应器。

对于包含E-tile和P-tile的 英特尔® Agilex™ 器件，必须将此感应器连接到VCCH轨。

对于包含F-tile和R-tile的 英特尔® Agilex™ 器件，必须将此感应器连接到VCC_HSSI_GXR轨。

对于仅包含F-tile的 英特尔® Agilex™ 器件，必须将此感应器连接到VCCH轨。

VCCA_PLL 电源 I/O时钟网络电源。

对于 英特尔® Agilex™ 产品器件和其他 英特尔® Agilex™ ES (2486A封装除外)器件，将VCCA_PLL连接到一个1.2-V噪声开关稳压器。通过适当的隔离滤波，您可以选择从与VCCIO_PIO相同的稳压器获取VCCA_PLL。VCCA_PLL轨必须位于Group 3电源轨中。

VCCIO_PIO[2][A,B,C,D,E,F]

VCCIO_PIO[3][A,B,C,D,E,F]

电源

这些是I/O bank的电源电压管脚。每个bank可以支持不同的电压电平。

支持的VCCIO标准包括：

  • 1.2-V LVCMOS
  • SSTL12/Diff SSTL12
  • HSTL12/ Diff HSTL12
  • HSUL12/ Diff HSUL12
  • POD12/ Diff POD12
  • True Differential Signaling

关于受支持管脚的详细信息，请参考器件管脚说明(device pin-out)文件。

根据特定bank所需的I/O标准，将这些管脚连接到1.2-V或者1.5-V电源。

如果将来要使用I/O bank，那么需要将未使用的I/O bank电源连接到1.2V或1.5V。如果将来不使用I/O bank，那么需要将未使用的I/O bank电源连接到GND并且悬空I/O管脚。请不要使VCCIO_PIO悬空。

如果VCCIO_PIO_3A连接到GND，那么要将VCCIO_PIO_SDM连接到VCCRCORE。

只有在上电序列(power-up sequence)期间，当VCCIO_PIO晶体管开始运行时，可能会观察到瞬态电流，其幅度小于VCCIO_PIO运行的静态电流。这是预期的行为，如果遵循上电或断电序列，那么将不会导致任何功能故障和器件可靠性问题。

关于详细信息，请参考 英特尔® Agilex™ 电源管理用户指南中的 英特尔® Agilex™ 传感器监控系统章节。

关于电源轨共享的信息，请参考 英特尔® Agilex™ 器件的电源共享指南。

VCCIO_PIO_SDM 电源 VCCIO_PIO电源轨传感线。 将这些管脚连接到bank VCCIO_PIO_3A。如果您使用AVST x16或AVST x32模式，那么您必须为VCCIO_PIO_3A提供1.2 V电压。
VCCIO_SDM 电源 配置管脚电源。

将这些管脚连接到一个1.8-V电源。

关于此电压轨的去耦建议的更多信息，请参考AN 910: 英特尔® Agilex™ 配电网络设计指南。

有关电源轨共享的信息，请参阅 英特尔® Agilex™ 器件的电源共享指南。

VCCPLLDIG_SDM 电源 SDM模块PLL电源管脚。 您必须通过适当的隔离滤波使用与VCCL_SDM相同的稳压器获取VCCPLLDIG_SDM。
VCCL_SDM 电源 SDM电源。 将这些管脚连接到一个0.8-V电源。
VCCBAT 电源 用于器件安全Advanced Encryption Standard, Battery-backed RAM (AES BBRAM)密钥寄存器的电池备用电源。

当使用器件安全AES BBRAM密钥时，将此管脚连接到一个在1.0 V – 1.8 V范围内的非易失性电池电源。必须将一个串行RC (R=10 kΩ, C=1µF)电路添加到VCCBAT轨中。在电池电源和VCCBAT之间串联一个10 kΩ电阻。您还必须在VCCBAT和地之间连接一个1µF电容器。

关于原理图的更多信息，请参考AN 910: 英特尔® Agilex™ 配电网络设计指南。

对VCCBAT管脚附近的VCCBAT电源轨提供了47 nF的最小去耦。

当不使用AES BBRAM密钥时要将此管脚接地。
VCCPLL_SDM 电源 VCCPLL_SDM对SDM模块PLL提供模拟电源。

通过适当的隔离滤波，您可以选择从与VCCPT相同的稳压器获取VCCPLL_SDM。

这些管脚的去耦取决于指定板级的设计去耦需求。
GND 接地 器件接地管脚。 将所有的GND管脚连接到板级接地平面。

VREFB[2][AN0,BN0,CN0,DN0,EN0,FN0]

VREFB[3][AN0,BN0,CN0,DN0,EN0,FN0]

电源

每个I/O bank的输入参考电压。如果一个bank使用电压参考的I/O标准，那么将这些管脚用作bank的电压参考管脚。

关于受支持管脚的详细信息，请参考器件管脚说明(device pin-out)文件。

如果没有使用VREF管脚，那么要将它们连接到GND。
VCCLSENSE 输出 到外部稳压器的差分传感线。

VCCLSENSE和GNDSENSE是VCC电源的差分远程传感管脚。将稳压器的差分远程传感线连接到相应的VCCLSENSE和GNDSENSE管脚。这样补偿了与VCC电源的PCB和器件封装相关的DC IR压降。将这些连接作为差分对走线进行布线，并让它们与任何其他的噪声源隔离开来。

您必须将VCCLSENSE和GNDSENSE线连接到稳压器的远程感应输入。
GNDSENSE
VCCADC 电源 电压传感器的ADC电源管脚。

如果您使用 英特尔® Agilex™ 器件的内部电压传感器，那么您必须对此管脚提供一个低噪声1.8-V电源。

通过适当的隔离滤波将此管脚连接到VCCPT。

VCCFUSEWR_SDM 电源 对可选的，一次性可编程的eFuse进行编程(写入)时所要求的电源。这些eFuse是 英特尔® Agilex™ 安全架构不可或缺的一部分。

如果需要eFuse的现场编程，那么在此管脚上需要1.8-V电源。

此外， 英特尔® 还建议连接一个带1.8-V输出的适配器，用于访问增强型配置和安全调试工具

如果您选择不对此管脚上电，那么要将此管脚连接到VCCIO_SDM。请不要将此管脚悬空或者接地GND。
相关信息
二级标题