MAX 10 FPGA器件体系结构

ID 683105
日期 2/21/2017
Public

1.1.3.2.1. 普通模式

普通模式适用于一般的逻辑运用和组合功能。

普通模式下,来自LAB本地互联的4个数据输入口输入到一个四口输入的LUT中。 Quartus® Prime编译器自动选择carry-in (cin)或data3信号作为到LUT的其中一个输入。LE在普通模式中支持封装寄存器和寄存器反馈。

图 6.  MAX® 10器件普通模式中的LE操作