MAX 10 FPGA器件体系结构

ID 683105
日期 2/21/2017
Public

1.1.3.1. LE特性

LE包含用于使能多个功能的输入,输出和寄存器。
图 5.  MAX® 10器件的LE高级模块结构图。

LE输入

每个LE输入被引导到各个不同目的地以实现所需的逻辑功能。在LE的普通或运算操作模式中,都有6个可用输入:

  • 四个来自LAB局部互联的数据输入
  • 一个来自先前LE进位链的LE携带链
  • 一个寄存器链连接

LE输出

每个LE具有三个常规布线输出:

  • 两个驱动列或行以及直链布线连接的LE输出
  • 一个驱动局部互连资源的LE输出

MAX® 10器件支持寄存器封装。通过寄存器封装,LUT或寄存器输出分别驱动三个输出。该功能通过将寄存器和LUT用于无关功能来提高器件利用率。

使用寄存器封装时,全LAB同步负载信号不可用。

寄存器链输出

每个LE具有一个支持同一LAB中各寄存器级联的寄存器链输出。此功能加速LAB间的连接性并优化局部互联资源:

  • LUT被用于组合功能
  • 寄存器用于无关的移位寄存器实现

可编程寄存器

可配置各个LE的可编程寄存器并用于D、T、JK或SR触发器操作。各个寄存器的输入如下:

  • 时钟—由使用全局时钟网络,通用I/O管脚或内部逻辑的信号驱动
  • 清零—由使用全局时钟网络,通用I/O管脚或内部逻辑的信号驱动
  • 时钟使能—由通用I/O管脚或内部逻辑驱动

对于组合功能,LUT输出旁路寄存器并直接驱动到LE输出。

寄存器反馈

寄存器反馈模式支持寄存器输出反馈到相同LE的LUT中。寄存器反馈可确保寄存器与自身的扇出LUT一起封装,并提供另一种可提高布局布线的机制。LE也可输出已寄存或未寄存形式的LUT输出。