仅对英特尔可见 — GUID: mbp1487184650017
Ixiasoft
1. AN 738: Intel® Arria® 10器件设计指南
所作的更新针对于: |
---|
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。 |
本指南针对采用 Intel® Arria® 10器件的设计提供一组设计指南、建议和一系列考虑因素。 对于高密集的高性能 Arria® 10设计,在整个设计过程中遵循 Intel® 建议非常重要。本文档还帮助在设计过程的早期阶段规划FPGA和系统,这对于能否成功地满足设计要求至关重要。请使用本应用笔记中的“设计检查表”来验证是否已遵循相应的指南。
注: 本应用笔记并没有涵盖所有的 Arria® 10器件的详细信息和特性。关于 Arria® 10器件和特性的详细信息,请参考 " Intel® Arria® 10器件设计手册"。
本材料参考了 Arria® 10器件体系结构以及在设计中可能用到的 Quartus® Prime软件和第三方工具的各方面知识。本文档提供的指南可以提高生产效率,避免常见的设计陷阱。
设计流程阶段 | 指导 |
---|---|
系统规范 | 规划设计规范,IP选择 |
器件选择 | 器件信息、确定器件种类和密集度、封装形式、迁移、HardCopy ASIC、速度等级 |
早期系统和电路板规划 | 早期功耗评估、散热管理选项、配置方案规划、片上调试规划 |
电路板设计的管脚连接考虑因素 | 上电、电源管脚、PLL连接、去耦电容、配置管脚、信号完整性、板级验证 |
I/O与时钟规划 | 管脚分配、早期管脚规划、I/O特性和连接、存储器接口、时钟和PLL选择、同步开关噪声(SSN) |
设计入口 | 编码风格和设计建议、SOPC Builder、分层或基于团队的设计规划 |
设计实现、分析、优化和验证 | 综合工具、器件利用率、消息、时序约束和分析、区域和时序优化、编译时间、验证、功耗分析和优化 |
图 1. Arria® 10器件设计流程