面向 PCIe 的英特尔® FPGA IP
PCI Express (PCIe*) 协议是一种高性能、可扩展且功能丰富的串行协议，数据传输速率为 2.5 GT/s 到 32 GT/s 甚至更高。随着 PCI-SIG 组织提供了下一代规范，面向 PCIe 的英特尔® FPGA 知识产权 (IP) 将继续扩展。自 1992 年以来，英特尔一直是 PCI-SIG 的成员。随着新一代芯片的推出，英特尔将继续参与 PCI-SIG 合规性研讨会，以确保互操作性并符合当前的行业标准。
面向 PCIe 的英特尔® FPGA IP
PCIe IP 解决方案包括英特尔的 PCIe 加强型协议栈，这包括交易和数据链路层以及加强型物理层。后者包括物理介质附件 (PMA) 和物理编码子层 (PCS)。英特尔 PCIe IP 产品组合还包括可选的软 IP 块，比如直接内存访问 (DMA) 引擎和 PCIe 交换机。这种独特的加强型 IP 和软 IP 组合提供了卓越的性能和灵活性，可实现最佳的集成效果。
英特尔提供基于英特尔 FPGA® IP 功能的 PCIe IP 解决方案，此类解决方案通过 PCI-SIG 的协议路线图不断进化。
- 最高支持 PCIe 4.0 x8，采用 GTS PCIe 硬 IP ›
- 最高支持 PCIe 5.0 x16，采用 R-Tile PCIe 硬 IP ›
- 最高支持 PCIe 4.0 x16 和 400G 以太网，采用 F-Tile PCIe 硬 IP ›
- 最高支持 PCIe 4.0 x16，采用 P-Tile PCIe 硬 IP ›
- 最高支持 PCIe 3.0 x16，采用 L/H-Tile PCIe 硬 IP ›
- Arria® 10 and Cyclone® 10 设备最高支持 3x8，采用硬 IP ›
英特尔还提供补充性的软 IP，可与上面的 PCIe 硬 IP 配合使用，执行 PCIe DMA 和交换机功能。
- Agilex™ 7 FPGA – 提供 AXI 多通道 DMA IP（AXI-Stream 接口），可对 R-Tile PCIe 硬 IP 进行补充 ›
- Agilex™ 7 和 Stratix® 10 FPGA – 提供多通道 DMA IP（AVMM/AVST 接口），可对 H-Tile (Stratix® 10)/P-Tile/F-Tile/R-Tile PCIe 硬 IP 进行补充 ›
- 提供可扩展的 PCIe 交换机 IP，可对 P-Tile/F-Tile/R-Tile PCIe 硬 IP 进行补充 ›
- 有关“Agilex™ 5 FPGA – 提供 AXI 多通道 DMA IP（AXI-Stream 接口），可对 GTS PCIe 硬 IP 进行补充”的更多信息，请联系当地销售代表。
设备支持和 PCIe IP 块的数量
设备产品家族 |
PCIe IP 模块数量 |
PCIe 链路速度 1.0 (2.5 GT/s) |
PCIe 链路速度 2.0 (5.0 GT/s) |
PCIe 链路速度 3.0 (8.0 GT/s) |
PCIe 链路速度 4.0 (16.0 GT/s) |
PCIe 链路速度 5.0 (32.0 GT/s) |
|---|---|---|---|---|---|---|
Agilex™ 7 |
每个设备 1–4 个 |
✓ |
✓ |
✓ |
✓ |
✓ |
| Agilex™ 5 | 每个设备 1-4 个 | ✓ | ✓ | ✓ | ✓ | |
Stratix® 10 |
每个设备 1–4 个 |
✓ |
✓ |
✓ |
✓ |
|
Arria® 10 |
每个设备 1–4 个 |
✓ |
✓ |
✓ |
|
|
Cyclone® 10 |
每个设备 1 个 |
✓ |
✓ |
|
|
|
Cyclone® 10 GX |
每个设备 1 个 |
✓ |
✓ |
|
|
|
Arria® V |
每个设备 1–2 个 |
✓ |
✓ |
|
|
|
Cyclone® V GT |
每个设备 2 个 |
✓ |
✓ |
|
|
|
Cyclone® V GX |
每个设备 1–2 个 |
✓ |
|
|
|
|
Stratix® IV |
每个设备 2–4 个 |
✓ |
✓ |
|
|
|
Cyclone® IV GX |
每个设备 1 个 |
✓ |
|
|
|
|
Arria® II GZ |
每个设备 1 个 |
✓ |
✓ |
|
|
|
Arria® II GX |
每个设备 1 个 |
✓ |
|
|
|
|