F-Tile PCIe 硬 IP
F-Tile 英特尔® 硬 IP 在端点 (EP)、根端口 (RP) 和事务层 (TL) 旁路模式下支持高达 4.0 x16 的 PCIe* 配置。F-Tile 用作 Agilex™ 7 器件的配套 Tile。
F-Tile 是 P-Tile 的后继产品，并支持 PCIe 3.0 和 4.0 配置。
阅读用于 PCIe 的 F-Tile Avalon® Streaming 英特尔® FPGA IP 用户指南 ›
阅读用于 PCIe 的 F-Tile Avalon® Streaming 英特尔® FPGA IP 设计示例用户指南 ›
F-Tile PCIe 硬 IP
标准和规范合规性
- PCIe 基本规范修订版 4.0
- 单个根 I/O 虚拟化和共享规格，修订版 1.1
- 地址转换服务，修订版 1.1
- 适用于 PCIe 架构的 PHY 接口，版本 4.0
- 虚拟 I/O 设备 (VIRTIO)，版本 1.0
特性
- 包括完整的协议堆栈，包括作为硬 IP 实现的事务处理、数据链路和物理层
- PIPE 模式支持
- 本地支持 PCIe* 4.0/3.0 配置，通过链路下行训练支持 1.0/2.0 配置
- 支持根端口和端点模式
- 支持 TL 旁路模式，以启用上游端口或下游端口功能，便于使用基于结构的 PCIe 交换机 IP
- 采用较低宽度 x4、x8 配置的各种多链路 EP、RP 模式
- 最高支持 512 字节的最大有效负载大小 (MPS)
- 最高支持 4096 字节 (4 KB) 的最大读取请求大小 (MRRS)
- 单个虚拟通道 (VC) 支持
- 通过完成超时接口支持完成超时范围
- 原子操作 (FetchAdd/Swap/CAS)
- 支持各种时钟模式：通用参考时钟 (refclk)、独立参考时钟 (refclk)，带和不带扩频（SRIS、SRNS）
- 高级错误报告
- 精确时间管理 (PTM)
- ECRC 生成和校验
- 支持 D0 和 D3 PCIe 电源状态
- 接收器通道余量
- 重定时器存在检测
- 支持自主硬 IP 模式，允许 PCIe 硬 IP 在完成 FPGA 配置和进入用户模式之前与主机进行通信
- 通过 PCIe 链路进行 FPGA 内核配置（CVP 初始化和 CVP 更新）以及部分重构 (PR)
多功能和虚拟化功能
- SR-IOV 支持（每个端点 8 个 PF，2K VF）
- 通过配置拦截接口支持 VirtIO
- 可扩展 IO 和共享虚拟内存 (SVM) 支持
- 访问控制服务 (ACS)
- 备用路由 ID 解释 (ARI)
- 功能层复位 (FLR)
- 支持 TLP 处理提示 (TPH)
- 地址转换服务 (ATS)
- 进程地址空间 ID (PasID)
用户界面功能
- Avalon® Streaming 接口 (Avalon-ST)
- 用户数据包接口，具有单独的标头、数据和前缀
- 双段式用户数据包接口，在任何特定周期内最多可处理两个 TLP（仅 x16 内核）
- 扩展标记支持
- 10 位标记支持（在任何给定的时间内，所有功能合计最多有 768 个未处理的标记 (x16)/512 个未处理的标记 (x4/x8)）
IP 调试功能
- 调试工具套件功能：
- 协议和链路状态信息
- 基本和高级调试功能，包括 PMA 寄存器访问和眼睛查看功能
驱动程序支持
- Ubuntu 设备驱动程序