Cyclone® V FPGA 和 SoC FPGA
Cyclone® V FPGA 的总功耗比上一代产品更低，具有高效的逻辑集成功能、集成收发器变体和 SoC FPGA 变体，拥有基于 ARM* 的硬核处理器系统 (HPS)， 推荐用于英特尔以边缘为中心的应用和设计
Cyclone® V FPGA 和 SoC FPGA
Cyclone® V SoC FPGA 架构
Cyclone® V FPGA 延续了英特尔® Cyclone® 设备家族的传统 — 前所未有地组合了低功耗、高性能和低成本。使用此设备可在各种应用中实现灵活性、低成本和低功耗。
优势
为成本敏感的大容量应用量身定做
借助 Cyclone® V FPGA，您能够获得大体量应用所需的功耗、成本和性能水平，包括协议桥接、电机控制驱动、广播视频转换器和采集卡，以及手持式设备等。进一步了解 Cyclone® V FPGA 在各种细分市场中的优势。
SoC FPGA — 您基于可定制 ARM* 处理器的 SoC
SoC FPGA 使用高带宽互联干线，在 FPGA 架构中集成了 HPS，包括处理器、外设和内存控制器，从而可降低系统功耗和成本，减小主板面积。HPS 与英特尔 28 纳米低功耗 FPGA 结构相结合，提供了应用类 ARM* 处理器的性能与生态系统，并且具备了 Cyclone® V FPGA 的灵活性、低成本和低功耗。
通过集成降低总体系统成本。
由于 Cyclone® V FPGA 集成了大量的硬核知识产权 (IP) 模块，因此您能够以更少的总体系统成本、功耗和设计时间脱颖而出，达到事半功倍的效果。包括以下关键硬 IP 模块：
- 支持 400 MHz DDR3 SDRAM 的硬内存控制器，提供可选的纠错码 (ECC) 支持。
- 提供多功能支持的 PCI Express* (PCIe*) Gen2。
- 可变精度数字信号处理 (DSP) 模块。
- HPS 双核 ARM* Cortex*-A9 MPCore* 处理器。
业界领先的低功耗和低系统成本
- 相比于 Cyclone® IV GX FPGA，总功耗降低多达 40%。
- 功耗最低的串行收发器，5 Gbps 时每通道最大功耗为 88 毫瓦。
- 处理性能超过 4,000 MIPS（Dhrystones 2.1 基准测试），功耗不到 1.8 瓦（对于 SoC FPGA）。
- 硬 IP 模块使用的增加导致功耗降低。
还降低了成本 — FPGA 只需要两路电源稳压器电压，提供具有小外形选项的焊线封装。
基于 ARM* 的 HPS
Cyclone® V SoC FPGA HPS 包含一个双核 ARM* Cortex*-A9 MPCore* 处理器和大量外设，以及与 FPGA 中的逻辑共享的多端口内存控制器，可为您提供可编程逻辑的灵活性，并节约硬核知识产权 (IP) 成本，原因如下：
- 采用单核或双核处理器，最高频率达 925 MHz。
- 硬核嵌入式外设消除了在可编程逻辑中实施这些功能的必要性，从而保留了更多的 FPGA 资源用于特定于应用的自定义逻辑，并降低了功耗。
- 处理器和 FPGA 逻辑共享的加固型多端口内存控制器支持 DDR2、DDR3 和 LPDDR2 器件，并集成了纠错码 (ECC) 支持，适用于高可靠性和安全关键型应用。
高带宽互连
HPS 和 FPGA 架构之间的高吞吐量数据路径提供了双芯片解决方案中无法实现的互连性能。这种紧密集成可提供：
- 超过 100 Gbps 的峰值带宽。
- 集成数据一致性。
- 通过消除处理器与 FPGA 之间的外部 I/O 路径，大大降低了系统功耗。
灵活的 FPGA 架构
FPGA 逻辑架构可让您在您的设计中实施英特尔或其合作伙伴提供的自定义 IP 或现成的预配置 IP，从而实现系统差异化。这使您可以：
- 快速适应不断变化的接口和协议标准。
- 在 FPGA 中添加自定义硬件，从而加快时间关键型算法的速度并打造极具吸引力的竞争优势。
- 快速部署自定义 ARM* 处理器，而不需要 ASIC 中所需的大量设计、验证和非重复性工程 (NRE) 成本。
架构至关重要
由于 Cyclone® V SoC FPGA 集成了大量硬核知识产权 (IP) 模块，因此您可以降低系统总成本和功耗，并缩短设计时间。SoC FPGA 不仅仅是各个部件的集合。处理器和 FPGA 系统如何一起协同工作对系统的性能、可靠性和灵活性非常重要。其目的是：
- 保持灵活的处理器启动或 FPGA 配置顺序、系统对处理器复位的响应，以及双芯片解决方案的独立内存接口。
- 通过集成纠错码 (ECC) 维持数据完整性和可靠性。
- 借助集成的内存保护单元，保护处理器和 FPGA 共享的 DRAM 内存。
- 通过自适应调试启用系统级调试，实现了对整个设备前所未有的可见性和控制。
