仅对英特尔可见 — GUID: uzc1492756821059
Ixiasoft
1. Intel® Cyclone® 10 GX器件中的逻辑阵列模块与自适应逻辑模块
2. Intel® Cyclone® 10 GX器件中的嵌入式存储器模块
3. Intel® Cyclone® 10 GX器件中的精度可调DSP模块
4. Intel® Cyclone® 10 GX器件中的时钟网络和PLL
5. Intel® Cyclone® 10 GX 器件的I/O和高速I/O
6. Intel® Cyclone® 10 GX 器件的外部存储器接口
7. Intel® Cyclone® 10 GX器件中的配置,设计安全和远程系统更新
8. Intel® Cyclone® 10 GX器件的SEU缓解
9. Intel® Cyclone® 10 GX器件中的JTAG边界扫描测试
10. Intel® Cyclone® 10 GX器件中的电源管理
5.1. Intel® Cyclone® 10 GX 器件中的I/O和差分I/O缓冲
5.2. Intel® Cyclone® 10 GX器件中的I/O标准和电压电平
5.3. Intel® Cyclone® 10 GX 器件的Intel FPGA I/O IP内核
5.4. Intel® Cyclone® 10 GX 器件的I/O资源
5.5. Intel® Cyclone® 10 GX 器件的体系结构和I/O的一般功能
5.6. Intel® Cyclone® 10 GX 器件的高速源同步SERDES和DPA
5.7. 在 Intel® Cyclone® 10 GX 器件中使用I/O和高速I/O
5.8. Intel® Cyclone® 10 GX器件的I/O和高速I/O的修订历史
6.1. Intel® Cyclone® 10 GX 外部存储器接口关键功能特性的解决方案
6.2. Intel® Cyclone® 10 GX器件支持的存储器标准
6.3. Intel® Cyclone® 10 GX 器件中的外部存储器接口宽度
6.4. Intel® Cyclone® 10 GX 器件中的外部存储器接口I/O管脚
6.5. Intel® Cyclone® 10 GX 器件封装中支持的存储器接口
6.6. Intel® Cyclone® 10 GX 器件中的外部存储器接口IP支持
6.7. Intel® Cyclone® 10 GX 器件的外部存储器接口体系结构
6.8. Intel® Cyclone® 10 GX器件中的外部存储器接口修订历史
仅对英特尔可见 — GUID: uzc1492756821059
Ixiasoft
4.2. Intel® Cyclone® 10 GX PLLs
PLL 为器件时钟管理、外部系统时钟管理和高速I/O接口提供可靠的时钟管理和综合。
Intel® Cyclone® 10 GX器件系列包含以下PLL:
- fPLLs—可作为小数PLL或整数PLL使用
- I/O PLLs—仅可作为整数PLL使用
fPLL位于HSSI Bank中,靠近收发器模块。每个HSSI bank包含两个fPLL。在传统整数模式或者小数模式下可以独立配置每个fPLL。在小数模式下,fPLL可以使用三阶delta-sigma调制进行操作。每个fPLL有四个C计数器和一个L计数器输出。
I/O PLL位于I/O Bank中,靠近硬存储控制器和LVDS串化器/解串器(SERDES)模块。每个I/O bank包含一个I/O PLL。I/O PLL能够在传统整数模式下运行。每个I/O PLL有九个C计数器输出。在某些特定的器件封装中,您可以使用那些在设计中未被绑定的I/O bank中的I/O PLL。这些I/O PLL必须从FPGA core或者通过同一I/O列中的另一个I/O PLL的专用级联连接获取其参考时钟源。
Intel® Cyclone® 10 GX器件有高达6个最高密度的fPLL和I/O PLL。 Intel® Cyclone® 10 GX PLL有不同的内核模拟结构和功能支持。
特性 | Fractional PLL | I/O PLL |
---|---|---|
整数模式(Integer Mode) | Yes | Yes |
小数模式(Fractional Mode) | Yes | — |
C输出计数器 | 4 | 9 |
M计数器分频因子 | 8 to 127 | 4 to 160 |
N计数器分频因子 | 1 to 32 | 1 to 80 |
C计数器分频因子 | 1 to 512 | 1 to 512 |
L计数器分频因子 | 1, 2, 4, 8 | — |
专用外部时钟输出 | — | Yes |
专用时钟输入管脚 | Yes | Yes |
外部反馈输入管脚 | — | Yes |
扩频输入时钟跟踪4 | Yes | Yes |
源同步补偿 | — | Yes |
直接补偿 | Yes | Yes |
普通补偿 | — | Yes |
零延迟缓存补偿 | — | Yes |
外部反馈补偿 | — | Yes |
LVDS补偿 | — | Yes |
反馈补偿绑定 | Yes | — |
压控振荡器(VCO)输出驱动DPA时钟 | — | Yes |
相移分辨率5 | 72 ps | 78.125 ps |
可编程占空比 | 固定的50%占空比 | Yes |
断电模式 | Yes | Yes |
4 所提供的输入时钟抖动在输入抖动容限规范内。
5 最小相移等于压控振荡器(VCO)周期除以4(fPLL)或者8(I/O PLL)。对于度数递增, Intel® Cyclone® 10 GX器件能够以至少45°(I/O PLL)或者90°(fPLL)递增所有输出频率。更小的度数递增有可能受到频率和分频系数的限制。