Intel® Agilex™嵌入式存储器用户指南

ID 683241
日期 9/20/2021
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

4.2.2.1. eSRAM规范

下表总结了eSRAM Intel® Agilex™ FPGA IP的规范。
表 31.  eSRAM规范
功能特点 详情 描述
Clock Frequency

-1

-2

-3

200 MHz - 750 MHz

200 MHz - 640 MHz

200 MHz - 500 MHz

Bank Capacity

64 Kb

每个bank为(1024) 1K x 64 bits

Banks per Channel

32

Channel Capacity

2.048 Mb

Ports per eSRAM

4

每个端口由2个通道组成。

eSRAM Capacity

16.384 Mb

Interface Data Width

x64

最大宽度
Read Latency 6

7 +2 7

Write Latency 0 + 2 7 发送给eSRAM的写命令有一个零周期延迟。
Power (per eSRAM system)

Static: 192 mW(静态)

Dynamic: 1.08 mW/MHz(动态)

6 读延迟是,测量从对接口提供读命令到有效读数据返回之间的时间差。
7/写延迟+2是因为需要与eSRAM接口对接的寄存器满足布线和时序要求。