Intel®高层次综合编译器Pro版: 最佳实践指南

下载 PDF
ID 683152
日期 4/01/2024
Public
文档目录
文档目录 x
1. Intel® HLS Compiler专业版最佳实践指南 2. 编码和编译组件的最佳实践 3. FPGA概念 4. 接口最佳实现 5. 循环的最佳实践 6. fMAX瓶颈最佳实践 7. 存储器架构最佳实践 8. 任务系统最佳实践 9. 数据类型最佳实践 10. 高级故障排查 A. Intel® HLS Compiler Pro版最佳实践指南存档 B. Intel® HLS Compiler Pro版最佳实践指南文档修订历史
1. Intel® HLS Compiler专业版最佳实践指南 x
1.1. 停用 Intel® HLS Compiler
3. FPGA概念 x
3.1. FPGA架构概述 3.2. FPGA硬件设计概念 3.3. 硬件设计方法
3.1. FPGA架构概述 x
3.1.1. 自适应逻辑模块(ALM) 3.1.2. 数字信号处理(DSP)模块 3.1.3. 随机存取存储器 (RAM) 块
3.1.1. 自适应逻辑模块(ALM) x
3.1.1.1. 查找表（LUT） 3.1.1.2. 寄存器
3.2. FPGA硬件设计概念 x
3.2.1. 最大频率(fMAX) 3.2.2. 延时 3.2.3. 流水线 3.2.4. 吞吐量 3.2.5. 数据通路 3.2.6. 控制通路 3.2.7. 占用
3.3. 硬件设计方法 x
3.3.1. 源代码如何成为自定义硬件数据通路 3.3.2. 调度(Scheduling) 3.3.3. 将并行模型映射到FPGA硬件 3.3.4. 存储器类型
3.3.1. 源代码如何成为自定义硬件数据通路 x
3.3.1.1. 将源代码指令映射到硬件 3.3.1.2. 映射数组及其对硬件的访问
3.3.2. 调度(Scheduling) x
3.3.2.1. 动态调度 3.3.2.2. 数据通路集群 3.3.2.3. 集群之间握手
3.3.3. 将并行模型映射到FPGA硬件 x
3.3.3.1. 数据并行性 3.3.3.2. 任务并行性
3.3.3.1. 数据并行性 x
3.3.3.1.1. 同时执行独立操作 3.3.3.1.2. 流水线
3.3.3.1.2. 流水线 x
3.3.3.1.2.1. 组件内的流水线循环 3.3.3.1.2.2. 流水线跨组件调用
3.3.4. 存储器类型 x
3.3.4.1. 组件存储器 3.3.4.2. 外部存储器
4. 接口最佳实现 x
4.1. 为组件选择适合的接口 4.2. 可变延时MM主接口的LSU控制 4.3. 避免指针混淆
4.1. 为组件选择适合的接口 x
4.1.1. 指针接口 4.1.2. Avalon® 存储器映射主接口（Host Interface） 4.1.3. Avalon® 存储器映射从存储器（Agent Memories ） 4.1.4. Avalon® 存储器映射从寄存器（Agent Register ） 4.1.5. Avalon® Streaming（流）接口 4.1.6. Pass-by-Value接口
5. 循环的最佳实践 x
5.1. 在循环中调用硬件以重复使用 5.2. 并行化循环 5.3. 构建Well-Formed（结构良好）的循环 5.4. 最小化循环携带的依赖性 5.5. 避免复杂循环退出条件 5.6. 将嵌套循环转换为单个循环 5.7. 将if-Statements放置在循环嵌套中尽可能最低的范围 5.8. 在尽可能深的范围内声明变量 5.9. 提升Loop II以提高fMAX 5.10. 控制循环交叉存取
5.2. 并行化循环 x
5.2.1. 流水线循环 5.2.2. 展开循环（Unroll Loop） 5.2.3. 实例：循环流水线和展开
6. fMAX瓶颈最佳实践 x
6.1. 平衡目标fMAX和目标II
7. 存储器架构最佳实践 x
演示存储器架构最佳实践的教程 7.1. 实例：覆盖组合式存储器架构 7.2. 实例：覆盖Banked存储器架构 7.3. 合并存储器减少面积 7.4. 实例：指定局部存储器地址的Bank选择位
7.3. 合并存储器减少面积 x
7.3.1. 实例：从深度范畴合并存储器 7.3.2. 实例：从宽度范畴合并存储器
8. 任务系统最佳实践 x
8.1. 并行执行多个循环 8.2. 共享昂贵计算块 8.3. 实现层次设计 8.4. 平衡任务系统中的容量
8.4. 平衡任务系统中的容量 x
8.4.1. 启用 Intel® HLS Compiler来推断数据通路缓冲区容量要求 8.4.2. 必要时对设计明确添加缓冲容量
9. 数据类型最佳实践 x
9.1. 避免隐式数据类型转换 9.2. 使用ac_int数据类型时避免负位移
10. 高级故障排查 x
10.1. 仅在仿真中出现的组件失败 10.2. 组件的结果质量较差
1. Intel® HLS Compiler专业版最佳实践指南
2. 编码和编译组件的最佳实践
3. FPGA概念
4. 接口最佳实现
5. 循环的最佳实践
6. fMAX瓶颈最佳实践
7. 存储器架构最佳实践
8. 任务系统最佳实践
9. 数据类型最佳实践
10. 高级故障排查
A. Intel® HLS Compiler Pro版最佳实践指南存档
B. Intel® HLS Compiler Pro版最佳实践指南文档修订历史

7. 存储器架构最佳实践

通过使该架构适应组件中的存储器访问码型， Intel® High Level Synthesis Compiler可推断出组件中有效的存储器架构（如，存储器宽度，bank和端口的数量）。查看存储器架构最佳实践从而了解如何从编译器中获得组件的最佳存储器架构。

大多数情况下，可通过修改访问码型来优化存储器架构。但同时， Intel® HLS Compiler Pro Edition也提供一些对存储器架构的控制。

演示存储器架构最佳实践的教程

随 Intel® HLS Compiler Pro Edition提供的教程可说明重要的 Intel® HLS Compiler概念并演示良好的编码实践。

查阅这些教程了解适用于您设计的存储器架构最佳实践：
表 7.   Intel® HLS Compiler Pro Edition提供的教程
教程 描述
可在您 Quartus® Prime系统的如下位置找到这些教程：
<quartus_installdir>/hls/examples/tutorials/component_memories
attributes_on_mm_agent_arg 演示如何将存储器属性应用于 Avalon® Memory Mapped (MM) agent自变量。
exceptions 演示如何在常量和struct members结构体上使用存储器属性。
memory_bank_configuration 演示如何控制每个存储器bank的加载/储存端口的数量，并通过使用如下存储器的一个或多个属性优化组件面积使用，吞吐量，或两者同时优化：
  • hls_max_replicates
  • hls_singlepump
  • hls_doublepump
  • hls_simple_dual_port_memory
memory_geometry 演示如何控制每个存储器bank的加载和储存端口的数量，并通过使用如下存储器的一个或多个属性优化组件面积使用，吞吐量，或两者同时优化：
  • hls_bankwidth
  • hls_numbanks
  • hls_bankbits
memory_implementation 演示如何使用以下存储器属性实现寄存器，MLAB或RAM中的变量和数组（array）：
  • hls_register
  • hls_memory
  • hls_memory_impl
memory_merging 演示如何通过hls_merge存储器属性将两个逻辑存储器从深度和广度上合并成单个物理存储器，从而提高资源利用率。
non_trivial_initialization 演示如何使用C++关键字constexpr实现只读变量的有效初始化。
non_power_of_two_memory 演示如何使用force_pow2_depth存储器属性控制非二次幂深度的存储器填充，以及其如何影响FPGA存储器资源的使用。
static_var_init 演示如何控制使用hls_init_on_reset或hls_init_on_powerup存储器属性的组件中静态变量的初始化行为。

本章节内容
实例：覆盖组合式存储器架构
实例：覆盖Banked存储器架构
合并存储器减少面积
实例：指定局部存储器地址的Bank选择位

二级标题