仅对英特尔可见 — GUID： joc1463342431837
Ixiasoft
建议的CFP2/CFP4连接器上的PCB设计指南
图 53. 建议的PCB上的CFP2/CFP4连接器布局
Intel建议您遵循以下设计指南：
- CFP4：CFP4焊盘下GN02/GND04两层上的矩形(W=62 mil x H=60 mil)1
- 信号和GND通孔，钻头直径 = 10 mil，通孔焊盘直径 = 20 mil
- 所有信号通孔都是被反钻的(back-drilled)
- 每个信号通孔都必须有一个单个GND通孔
- 信号反焊盘：T = 90 mil, R = 22.5 mil
- G (信号到GND通孔间距) = 30 mil
图 54. 建议的PCB上的CFP2/CFP4连接器扇出布线布线层由不同的颜色区分开来。
绿色的差分通道能够在任何的信号层上布线。
蓝色的差分通道只能在信号层布线(其中GND参考层不是GND02/GND04)，因为它们穿过连接器下面的cutout区域。如果有用于布线的空间，那么您可以从相反方向布线这些通道(类似于绿色通道)。在此情况下，所有信号层都能用于信号布线。
要确保有正确的GND参考平面用于信号布线。
为实现主通道28 Gbps上的更佳性能，请遵循CFP2/CFP4指南：
- 匹配每对(P与N通道之间)的长度。P和N通道必须同步才能恢复数据。每对中的偏斜匹配是2 ps。
- 对之间的长度匹配不是强制的，除非由设计人员指定。
- 关于优化的FPGA分路(break-out)布局设计，请参考FPGA Fan-out Region章节。
- 要始终使用FPGA到连接器之间的最短布线长度，以实现最小插入损耗。请参考PCB叠层选择指南章节来对叠层和材料进行选择，关于HSSI PCB布线，请参考高速信号PCB布线的建议章节。
- 要确保通道的插入损耗和回波要在规格范围内。请参考电气规范章节来获得规格范围的信息。
1 这是指连接器下的第一个和第二个GND层。如果stack-up高度小于1:12，那么您也可以使用一个8 mil完成通孔钻头和18 mil通孔焊盘。
注： 实际的钻头为10 mil，但内部的铜填充使它成为一个8 mil完成钻头。
Intel建议信号通孔和GND通孔要分别足够地靠近连接器的信号和GND焊盘，以避免更高频率上的空腔共振。