在高速缓存一致性协议上，英特尔® 至强®处理器架构的目录位于何处？
内容类型: 产品信息和文件 | 文章 ID: 000099741 | 上次审核日期: 2025 年 03 月 19 日
高速缓存一致性协议存在于英特尔® 至强®处理器中。它是这些处理器使用的英特尔® Ultra Path Interconnect （英特尔® UPI） 系统的一部分。
该协议通过规定所有缓存代理必须遵守的规则来确保数据的一致性，为代理提供连贯地读取和写入内存数据的方法，并保持数据的一致性。它是管理处理器与内存交互方式的关键组件，可确保数据一致性和高效运行。
高速缓存一致性协议目录在内存级放置在 英特尔® 至强® 处理器的归属地代理中。英特尔® UPI一致性协议支持归属地代理中的目录。每个目录基于每个地址跟踪哪些一致性代理具有或可能具有该行的副本，以及它们可能具有该行的缓存状态。
归属地代理可以使用此目录信息来确定所需的最小探听集，以及何时可以在收到所有探听响应之前向请求发送数据和完成。目录状态可以指示目录涵盖的所有缓存是否具有特定状态、所有者的一致性代理的缓存是否具有特定状态，或者任何缓存的行是否可能处于任何状态。
在具有多个处理器的系统上，目录用于确保高速缓存一致性。该目录被实现为分布式内存目录，每个高速缓存行的一致性状态存储在内存中的行本身的元数据中。
这种实施在纯粹基于探听的机制的基础上有所改进，在这种机制中，对于每次内存访问，处理器始终检查其他处理器的缓存以了解线路的一致性状态，即，该行是否存在于其他地方，因此增加了每次访问的延迟。
如 英特尔® 64 和 IA-32 架构优化参考手册第 1 卷 所述，处理器的高速缓存一致性协议可确保在高速缓存内存的原子作期间适当管理高速缓存相同内存位置的其他处理器。
IA-32 架构兼容性：
关于相干开销测量：
如有任何问题，请升级至您的 PSE。