英特尔® FPGA 设计示例

英特尔® 设计示例提供高效的解决方案，可应对常见的设计挑战。这些设计可用作使用独特的系统进行开发的起点，并可采用多种功能，如滤波器、算术函数、错误检测/校正、调制/解调以及视频和图像处理。

英特尔® FPGA 设计商店和 RocketBoards.org 也提供了设计示例。

应用的筛选条件

9/16/2024

面向 OpenCL 的Altera® FPGA SDK 设计示例 |Altera

Altera面向FPGA的开发指南、培训、软件下载和软件套件的内容集合中搜索。

7/18/2023

英特尔现场可编程门阵列 FPGA 设计示例

英特尔设计输入/工具示例针对常见设计挑战提供了高效的解决方案

6/14/2023

下载使用存储设备的 FPGA 设计安全性解决方案 | 英特尔

使用安全存储设备参考设计发现 FPGA 设计安全性解决方案的下载文件、系统要求和支持信息。

6/12/2023

PCI* Express Avalon® - MM 高性能 DMA

PCI* Express, PCIe*, Gen2, 高性能, DMA, Avalon®-MM。

6/12/2023

VHDL 双端口 RAM：配备单时钟的真双端口 RAM VHDL 示例 | 英特尔

此示例介绍了 VHDL 中的一个 64 位 x 8 位的同步真双端口 RAM 设计，在相同时钟周期内支持独立读取或写入操作的任意组合。

6/12/2023

VHDL：双时钟同步 RAM 设计示例 | 英特尔

此示例介绍了 VHDL 中具有不同读写地址的 64 x 8 位双时钟同步 RAM 设计。向英特尔了解有关同步设计的更多信息。

6/12/2023

VHDL：1x64 移位寄存器设计示例 | 英特尔

此 VHDL 1x64 移位寄存器设计示例介绍了 VHDL 中的单位宽、64 位长的移位寄存器。向英特尔了解有关此设计的更多信息。

6/12/2023

VHDL RAM：VHDL 单端口 RAM 设计示例 | 英特尔

此示例介绍了 VHDL 中采用通用读写地址的 64 位 x 8 位单端口 RAM 设计。向英特尔了解有关此设计的更多信息。

6/12/2023

VHDL：16 位二进制加法器树结构示例 | 英特尔

此示例介绍了 VHDL 中的 16 位二进制加法器树。在逻辑单元 (LE) 中具有 4 输入查找表的器件可以通过二进制加法器树结构提高性能。

6/12/2023

VHDL：单时钟同步 RAM 设计示例 | 英特尔

此示例介绍了 VHDL 中具有不同读写地址的 64 x 8 位单时钟同步 RAM 设计。向英特尔了解有关此设计的更多信息。

6/12/2023

VHDL：加法器/减法器 VHDL 代码设计示例 | 英特尔

此示例介绍了 VHDL 中的双输入 8 位加法器/减法器设计。设计单元可以在加法和减法运算之间动态切换。

6/12/2023

VHDL：具有抽头的 8x64 移位寄存器 VHDL 设计示例 | 英特尔

这一具有抽头的 VHDL 8x64 移位寄存器示例介绍了 VHDL 中具有等间距抽头、8 位宽、64 位长的移位寄存器。向英特尔了解更多信息。