英特尔® Stratix® 10 SX SoC FPGA

英特尔® Stratix® 10 SoC FPGA 结合了四核 ARM* Cortex*-A53 MPCore* 硬处理器系统与革命性的英特尔® Hyperflex™ FPGA 架构，为嵌入式应用提供了必要的嵌入式性能、功效、密度和系统集成。

另请参阅：FPGA 设计软件、设计商店、下载、社区和支持

英特尔® Stratix® 10 SX SoC FPGA

英特尔® Stratix® 10 徽标

特性与优势

查看所有功能

实现较高的系统集成水平

英特尔® Stratix® 10 SoC FPGA 支持 ARM* 生态系统中的 USR。ARM 的新一代 64 位架构 (ARMv8) 支持硬件虚拟化、系统管理和监控功能以及加速预处理。ARM* Cortex-A53* 处理器支持 32 位执行模式和主板支持包，面向 Linux*、Wind River VxWorks*、Micrium uC/OS-II* 和 uC/OS-III* 等主流操作系统。

经过优化的 FPGA 和 SoC FPGA 设计软件可帮助设计人员实现卓越的工作效率

针对数百万个逻辑元件 (LE) FPGA 设计优化的全新引擎可显著降低设计迭代次数，英特尔® Stratix® 10 SoC FPGA 虚拟平台支持早期软件开发和认证，基于 C 语言的设计输入（使用面向 OpenCL™ 的英特尔® FPGA SDK）提供了一个易于在 SoC FPGA 上实现的设计环境。借助采用 ARM* Development Studio 5* (DS-5*) 英特尔® SoC FPGA 版工具包的英特尔® FPGA SoC FPGA 嵌入式开发套件 (EDS)，开展异构调试、分析和整体芯片可视化。

英特尔® Stratix® 10 SoC FPGA 结构图

HPS：四核 ARM* Cortex*-A53 硬处理器系统
SDM：安全设备管理器
EMIB：嵌入式多芯片互连桥接

SoC 结构图

功能

说明

处理器

最高 1.5 GHz 的四核 ARM Cortex-A53 MPCore* 处理器集群

协处理器

矢量 (VFPU) 单精度和双精度，面向每颗处理器的 ARM Neon* 媒体处理引擎

一级高速缓存

带奇偶校验的 32 KB 一级指令高速缓存，带纠错码 (ECC) 的 32 KB 一级数据高速缓存

二级高速缓存

带 ECC 的 1 MB KB 共享二级高速缓存

片上内存

256 KB 片上 RAM

系统内存管理单元

系统内存管理单元支持统一的内存模式，将硬件虚拟化扩展为在 FPGA 结构中实施的外围设备。

高速缓存一致性单元

提供单向 (I/O) 一致性，使主 CCU 能够查看 ARM* Cortex-A53 MPCore CPU 的一致内存

直接内存访问 (DMA) 控制器

8 通道直接内存访问 (DMA)

以太网介质访问控制器 (EMAC)

3 个 配有集成 DMA 的 10/100/1000 EMAC

USB 便携式控制器 (OTG)

两个配有集成 DMA 的 USB OTG

UART 控制器

2 个 UART 16550（兼容）

串行外设接口 (SPI) 控制器

4 个 SPI

I2C 控制器

5 个 I2C

SD/SDIO/MMC 控制器

1 个带有 DMA 和 CE-ATA 支持的 eMMC 4.5

NAND 闪存控制器

1 个 ONFI 1.0 或更高版本 8 位和 16 位支持

通用 I/O (GPIO)

最高 48 个软件可编程 GPIO
定时器 4 个通用计时器，4 个监视计时器
系统管理器 包含内存映射控制和状态寄存器与逻辑，以控制系统级功能和其它 HPS 模块
重新设置管理器 在 HPS 和 FPGA 结构中基于来自源的重设请求重新设置信号，并将软件写入模块重设控制寄存器
时钟管理器 提供软件可编程时钟控制，以配置在 HPS 中生成的全部时钟
查看全部 显示较少

生态系统

英特尔® SoC FPGA 采用 ARM* 处理器，并且继承了 ARM* 生态系统的优势。英特尔、我们的生态系统合作伙伴以及英特尔® SoC FPGA 用户社区提供多种选择，以满足您的 SoC FPGA 开发需求。

查看生态系统

视频

28G 收发器

在本视频中，我们介绍了英特尔® Stratix® 10 FPGA 独特的收发器架构。查看通过英特尔 EMIB 技术连接的 H-Tile 收发器，它能够以 28 Gbps 的背板性能运行。

观看视频

英特尔® Hyperflex™ FPGA 架构

英特尔® Stratix® 10 器件中的英特尔® Hyperflex™ FPGA 架构可提供 2 倍的 Fmax 性能。1本视频对原始设计和超级优化设计进行了并列比较。

观看视频

PCIe* Gen3 DMA 和 DDR4 SDRAM

英特尔® Stratix® 10 设备包括 PCI Express* (PCIe*) 和内存控制器硬核知识产权 (IP) 模块，结合了 Avalon® memory-mapped 接口和直接内存访问 (DMA) 功能，可提供一种高性能的参考设计。

观看视频

其他资源

了解关于 Altera® FPGA 设备的更多详情，例如开发板、知识产权和支持等。

支持资源图标

支持资源

培训、文档、下载、工具和支持选项资源中心。

开发板

开发板

开始使用我们的 FPGA，利用 Altera 验证的硬件和设计，加速您的产品上市时间。

知识产权

知识产权

利用 Altera 验证的广泛 IP 内核和参考设计组合，缩短您的设计周期。

设计工具

FPGA 设计软件

探索 Quartus Prime 软件和一套提高生产力的工具，帮助您快速完成软硬件设计。

联系销售人员

联系销售人员

联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。

购买信息

购买地点

立即联系 Altera® 授权总代理。

比较产品

产品和性能信息

1

利用英特尔® Quartus® Prime Pro 16.1 早期测试版对 Stratix® V 和英特尔® Stratix® 10 进行对比。借助包含超级重定时、超级管线和超级优化 3 个步骤的优化流程对 Stratix® V 设计进行优化，以充分利用英特尔® Stratix® 10 架构中对内核结构中的分布式寄存器的增强。借助英特尔® Quartus® Prime Pro Fast Forward Compile 性能探查工具对设计进行分析。有关更多详细信息，请参考英特尔® HyperFlex™ FPGA 架构概述白皮书：https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf。实际性能根据设计优化级别的不同而有所差异。在特定系统中对组件性能进行特定测试。硬件、软件或配置的任何差异都可能影响实际性能。当您考虑采购时，请查阅其他信息来源评估性能。如欲了解有关性能及性能指标评测结果的更完整信息，请访问 http://www.intel.cn/benchmark。