JESD204 FPGA IP
JEDEC 委员会创建了 JESD204 数据转换器串行接口标准，以标准化并减少高速数据转换器与 FPGA 等其他设备之间的数据输入/输出数量。该协议具有许多优势，如简化的布局、偏斜管理和确定性延迟。
预验证和符合 JEDEC
Altera 提供经过预验证的 JESD204C 和 JESD204B IP，与从头开始开发 IP 相比，可以节省设计人员大量的开发时间。
IP 符合 JEDEC 规格，这对于确保高速数据应用中的互操作性和可靠性至关重要。
| IP 协议 | 特性 | Agilex™ 7 FPGA (E-Tile) | Agilex™ 7 FPGA (F-Tile) Agilex™ 9 FPGA (F-Tile) |
Agilex™ 5 FPGA E 系列 (GTS) 设备组 B | Agilex™ 5 FPGA E-Series (GTS) 设备组 A | Agilex™ 5 FPGA D-系列 (GTS) |
|---|---|---|---|---|---|---|
| JESD204C | 数据速率 | 28.9 Gbps | 32.44032 Gbps | 17.16 Gbps | 28.1 Gbps | |
| 通道 | 1-16x | 1-8 倍 | ||||
| HIP/SIP | 硬 IP (HIP) | 软 IP (SIP) | ||||
| 数据模式 | 单工（仅 TX，仅 RX） 双工（TX/RX - 共享 PHY，相同的数据速率） |
单工（仅 TX，仅 RX） 双工（TX/RX - 共享 PHY，相同的数据速率） 双单工（TX/RX – 独立 PHY，不同的数据速率） |
||||
| JESD204B | 数据传输速率 | 19.2 Gbps | 20 Gbps | 17.16 Gbps | 19.2 Gbps | 19.2 Gbps |
| 通道 | 1-8 倍 | 1-8 倍 | ||||
| HIP/SIP | MAC+PHY - 硬 IP (HIP) TL- 软 IP (SIP) |
软 IP (SIP) | ||||
| 数据模式 | 单工（仅 TX，仅 RX） 双工（TX/RX - 共享 PHY，相同的数据速率） |
单工（仅 TX，仅 RX） 双工（TX/RX - 共享 PHY，相同的数据速率） 双单工（TX/RX – 独立 PHY，不同的数据速率） |
||||
| 注：有关详细的 IP 信息，请查看文档部分中的相应 IP 用户指南。 | ||||||
| IP 协议 | Agilex™ 7 FPGA (E-Tile) | Agilex™ 7 FPGA (F-Tile) Agilex™ 9 FPGA (F-Tile) |
|---|---|---|
| JESD204C | AN 960：ADI AD9081 MxFE* ADC 的互操作性报告 | AN 876：ADI AD9081 Mx FE* ADC 的互操作性报告 |
AN 976：ADI AD9081 MxFE* DAC 互操作性报告
|
| IP 协议 | Agilex™ 7 FPGA (E-Tile) | Agilex™ 7 FPGA (F-Tile) Agilex™ 9 FPGA (F-Tile) |
Agilex™ 5 FPGA (GTS) |
|---|---|---|---|
| JESD204C | E-Tile JESD204C FPGA IP 用户指南 | F-Tile JESD204C FPGA IP 用户指南 | GTS JESD204C FPGA IP 用户指南 |
| E-Tile JESD204C Agilex 7 设计示例用户指南 | F-Tile JESD204C FPGA IP 设计示例用户指南 | GTS JESD204C FPGA IP 设计示例用户指南 | |
| E-Tile JESD204C FPGA IP 发布说明 | F-Tile JESD204C FPGA IP 发布说明 | GTS JESD204C FPGA IP 发布说明 | |
| JESD204B | E-Tile JESD204B FPGA IP 用户指南 | F-Tile JESD204B FPGA IP 用户指南 | |
| E-Tile JESD204B Agilex 7 设计示例用户指南 | F-Tile JESD204B FPGA IP 设计示例用户指南 | ||
| E-Tile JESD204B FPGA IP 版本说明 | F-Tile JESD204B FPGA IP 版本说明 |
JESD204 IP 集成文档
相关链接
- 无线通信
- 空中交通控制
- 广播
- 检测和测量设备
- 医疗成像
- 设备同步