英特尔® Agilex™ 7 F-Tile 以太网硬 IP
英特尔® Agilex™ 7 FPGA F-Tile 集成了可分形的、可配置的、强化的以太网协议栈,支持从 10 G 到 400 G 的速率,与 IEEE 802.3 规范以及其他相关的以太网联盟规范兼容。
阅读 F-Tile 以太网英特尔® FPGA 硬核 IP 用户指南 ›
英特尔® Agilex™ 7 F-Tile 以太网硬 IP
知识产权 (IP) 内核为以太网实现了 10 Gbps、25 Gbps、40 Gbps、50 Gbps、100 Gbps、10 Gbps、200 Gbps、200 Gbps 和 400 Gbps 的数据速率。IP 内核包含在 IP 库中,可从 IP 目录获得。
该 IP 核有多个变体,均提供不同的以太网通道和功能组合。这些包括可选的 Reed-Solomon 前向纠错 (RSFEC) 和可选的 IEEE 1588v2 高精度时钟同步协议 (PTP)。用户可以选择一个媒体访问控制 (MAC) 和一个物理编码子层 (PCS) 实例,一个仅 PCS 的实例,一个柔性以太网 (FlexE) 实例或一个光传输网 (OTN) 实例。
下表概述了 F-Tile 以太网硬核 IP 支持的各种功能。
以太网模式 |
调制 |
PMA 类型 |
FEC 选择 无 FEC - CL74 - CL91 - CL134 - ETC |
MAC AvST |
MAC 段 |
PCS (MII) |
PCS (OTN/ FlexE) |
PTP |
AN/LT |
||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|
10GE-1 |
NRZ |
FGT |
✓ |
_ |
_ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
25GE-1 |
NRZ |
FGT FHT |
✓ |
✓ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
40GE-4 |
NRZ |
FGT |
✓ |
_ |
_ |
_ |
_ |
✓ |
✓ |
_ |
✓ |
_ |
✓ |
50GE-2 |
NRZ |
FGT FHT |
✓ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
_ |
50GE-1 |
PAM4 |
FGT FHT |
_ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
100GE-4 |
NRZ |
FGT FHT |
✓ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
100GE-2 |
PAM4 |
FGT FHT |
_ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
100GE-1 |
PAM4 |
FHT |
_ |
_ |
_ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
200GE-8 |
NRZ |
FGT |
_ |
_ |
_ |
✓ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
_ |
200GE-4 |
PAM4 |
FGT FHT |
_ |
_ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
200GE-2 |
PAM4 |
FHT |
_ |
_ |
_ |
✓ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
400GE-8 |
PAM4 |
FGT |
_ |
_ |
_ |
✓ |
✓ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
400GE-4 |
PAM4 |
FHT |
_ |
_ |
_ |
✓ |
_ |
_ |
✓ |
✓ |
✓ |
✓ |
✓ |
表格注意事项:
FEC 选择支持以下 FEC 类型:
- 无 FEC:无 FEC。
- CL74:IEEE 802.3 BASE-R Firecode (CL 74)。
- CL91:IEEE 802.3 RS (528, 514) (CL91)。
- CL134:IEEE 802.3 RS (544,514) (CL134)。
- ETC:以太网技术联盟 ETC RS (272, 258)。
简写:
- MAC AvST:MAC Avalon® 流接口。
- MAC 段:MAC 分段。
特性
硬 IP 内核为所有 IEEE 和联盟以太网模式实现了以下速率:10G、25G、40G、100G、200G 和 400G。MAC 提供直通转发帧处理以优化延迟并支持 64 字节的全线速帧长和背对背或混合长度的流量,同时也不会丢失任何数据包。所有 IP 内核实例都使用全双工模式。
物理层
- 支持的模式包括 10GE-1、25GE-1、40GE-4、50GE-1、50GE-2、100GE-1、100GE-2、100GE-4、200GE-2、200GE-4、200GE-8、400GE-4、400GE-8。
- 10GBASE-KR、10GBASE-CR、10GBASE-LR。
- 25GBASE-KR、25GBASE-CR、25GBASE-R、25GAUI-1。
- 40GBASE-KR4、40GBASE-CR4、40GBASE-R4。
- 50GBASE-KR1、50GBASE-CR1、50GBASE-KR2、50GBASE-CR2、50GAUI-1、50GAUI-2。
- 100GBASE-KR1、100GBASE-CR1、100GBASE-KR2、100GBASE-CR2、100GBASE-KR4、100GBASE-CR4、100GAUI-1、100GAUI-2、100GAUI-4、CAUI-2、CAUI-4。
- 200GBASE-KR2、200GBASE-CR2、200GBASE-KR4、200GBASE-CR4、200GAUI-2、200GAUI-4、200GAUI-8。
- 400GBASE-KR4、400GBASE-CR4、400GAUI-4、400GBASE-KR8、400GBASE-CR8、400GAUI-8。
- 收发器通道在 10.3125 Gbps、25.78125 Gbps、26.5625 Gbps、53.125 Gbps 或 106.25 Gbps 下运行,以支持各种以太网模式。
- 支持 NRZ 和 PAM4 模式。
- 支持 64B/66B 编码,带有数据条带和对齐标记,用于对齐来自多个通道的数据。
- 可选的 Reed-Solomon 前向纠错 RS-FEC (528,514) 通常称为 KR-FEC,而 RS-FEC (544,514) 通常称为 KP-FEC。
- Firecode FEC (CL74) 支持。
- 自动协商 (AN),定义见 IEEE 标准 802.3-2915 第 73 条和 25G 以太网联盟计划草案 1.6。
- 链路训练 (LT),定义见 IEEE 标准 802.3-2915 第 92 和第 93 条和 25G 以太网联盟计划草案链路培训 (LT),定义见 IEEE 标准 802.3-2915 第 92 和第 93 条和 25G 以太网联盟计划草稿 1.6。
- 可选欠缺空闲计数器 (DIC) 选项保持精细控制的 8 字节、10 字节或 12 字节数据包收发间隔 (IPG) 最小平均值,或允许用户从客户端接口驱动 IPG。
- 接收器 (RX) 偏差变化容差超出 IEEE 802.3-2015 高速以太网标准 80.5 款的要求。
帧结构控制
- 支持巨型数据包。
- RX 循环冗余校验 (CRC) 直通控制。
- 100G 链路的 1000 位 RX PCS 通道倾斜容差,这超过 IEEE 802.3-2015 高速以太网标准第 82.2.12 条要求。
- 可选每包收发器 (TX) CRC 生成和插入。
- RX 和 TX 前导码直通选项,用于需要专属用户管理信息传输的应用。
- 可选 TX MAC 源地址插入。
- TX 自动帧填充,以满足以太网链路上的 64 字节最小以太网帧长度。此功能的按数据包禁用是可选的。
- TX 错误插入功能支持客户端使 TX 客户端接口的进行中输入失效。
帧监测与统计
- RX CRC 校验和报错。
- 可选基于 IEEE 规范进行 RX 严格起始帧分隔符 (SFD) 校验。
- 可选基于 IEEE 规范进行 RX 严格前导码校验。
- 基于 IEEE 规范的 RX 畸形数据包校验。
- 接收控制帧类型指示。
- 统计计数器。
- 用于精确定时采集统计计数器值的快照功能。
- 可选故障信令检测和报告本地故障并生成远程故障,支持 IEEE802.3-2015 高速以太网标准第 66 条中定义的单向链路故障。
流控制
- 可选 IEEE802.3-2018 以太网标准第 31 条使用暂停寄存器或暂停接口的以太网流量控制操作。
- 可选基于优先级的流量控制,符合《IEEE 标准 802.1Q-2014 — 修订 17:基于优先级的流量控制》。
- 暂停帧过滤控制。
- 软件可以动态切换本地 TX MAC 数据流以选择性地切断输入流。
高精度时间同步协议 (PTP)
- 可选支持 IEEE 标准 1588v2 PTP。
- 1 步(1588v1 和 1588v2)和 2 步 TX 时间戳。
- 支持多种帧格式的 PTP 报头,包括以太网封装、IPv4 的 UDP 和 IPv6 的 UDP。
- 支持校验和零及校验和扩展字节计算。
- 支持纠正现场操作。
- 可编程额外延迟和非对称延迟。
OTN
- 可选 25/50GbE 恒定比特率 (CBR),TX 和 RX PCS 66 位编码和置乱被禁用。
- 可选 25/50GbE CBR,带完整 MAC 和 PCS 66 位功能。
用户系统界面
- 通过 Avalon® 内存映射 (Avalon-MM) 管理接口访问 IP 核控制和状态寄存器。
- Avalon-ST 数据路径接口将 MAC 与客户端逻辑连接起来,并使用 MAC 中带 PCS 实例的最高有效字节 (MSB) 作为帧的开始。100 G 通道的接口为 512 位;启用 MAC 层时,10/25 G 通道使用 64 位(AVST 接口仅适用于 10 G 至 100 G)。
- MAC Avalon-ST 接口可用于 10G 至 100G。
- MAC 分段接口可用于 10 G 至 400 G。
- MII 数据路径接口将 PCS 连接到仅 PCS 实例中的客户端逻辑。
- 硬件和软件复位控制。
- 通过向设备结构提供时钟数据恢复 (CDR) 输出信号,支持同步以太网 (SyncE)。
动态重构
- 支持不同以太网速率之间的动态重构。
- 设计示例可轻松实施。
调试和可测试性
- 位交织奇偶校验错误计数器,用于按 PCS 通道监视位错误。
- RX PCS 错误块计数器,用于监视帧期间和帧之间的错误。
- 错误和丢弃的数据包计数器。
- 高误码率 (BER) 检测,用于监视所有 PCS 通道上的链路误码率。
- 可选的加扰空闲测试模式生成和校验
- 用于精确定时采集统计计数器值的快照功能。
- TX 错误插入功能,用于为测试和调试提供支持。
- 支持的模式包括:10G-1、25G-1、50G-1、50G-2、100G-1、100G-2、100G-4、200G-4、200G-8、400G-4。
测试考评特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。考虑购买时,请查阅其他信息来源以评估性能。有关性能和基准测试结果的更多完整信息,请访问 intel.cn/benchmarks。英特尔和 Quartus 是英特尔公司或其子公司在美国和/或其他国家/地区的商标。