Stratix® V GT 收发器信号完整性开发套件

您可以使用此开发套件执行以下任务：

• 评估至高可达 25.7 Gbps 的收发器链路性能
• 通过简单易用的 GUI 生成并检查伪随机二进制数列 (PRBS) 的码型（无需英特尔® Quartus® Prime 设计软件）
• 使用高级均衡功能，对链接设置进行微调，以实现最佳比特误码率 (BER)
• 执行抖动分析
• 验证针对特定协议（例如，CEI-25/28G、CEI-11G、PCI Express (PCIe) Gen 3.0、10GBASE-KR、10 Gb 以太网、XAUI、CEI-6G、串行 RapidIO®，HD-SDI 等）与 Stratix® V GT FPGA 的物理介质附件 (PMA) 互操作性
• 使用内置的高速背板连接器，评估自定义背板的性能并评估链接的 BER

注：

买家代表产品开发商、软件开发商或系统集成商知道本商品为评估套件，未获 FCC 认证，仅适用于评估和软件开发，不得转售。

开发套件内容

Stratix® V GT 版收发器 SI 开发套件具有以下功能：

• Stratix® V GT 开发板
• 精选器件
• 5SGTMC7K3F40C2N
• 配置状态和设置元素
• JTAG
• 板载 USB-BlasterTM
• 通过 MAX® II 设备和闪存配置快速被动并行 (FPP)
• 两个配置文件存储
• 温度测量电路（晶粒和环境温度）
• 时钟
• 50 MHz、125 MHz 可编程振荡器（预设值：624 MHz、644.5 MHz、706.25 MHz 和 875 MHz）
• 用于为收发器的参考时钟提供外部差分时钟的 SMA 连接器
• 用于为 FPGA 架构提供外部差分时钟的 SMA 连接器
• 用于从 FPGA 锁相环 (PLL) 输出管脚输出差分时钟的 SMA 连接器
• 通用用户输入/输出
• 10-/100-/100-Mbps 以太网 PHY (RGMII)，带 RJ-45（铜制）连接器
• 16 字符 x 2 行的 LCD
• 一个 8 位 DIP 开关
• 八个用户 LED
• 四个用户按钮
• 内存设备
• 128 MB 同步闪存（主要用于存储 FPGA 配置）
• 高速串行接口
• 四条全双工 GTB (28.05 Gbps) 收发器通道路由到 MMPX 连接器
• 七条全双工 GXB (12.5 Gbps) 收发器通道路由到 SMA 连接器
• 路由在微带线上的短线
• 六个走线长度保持一致的带状线通道
• 路由至背板连接器的 21 条全双工 GXB 收发器通道
• 七条连接至 Molex® Impact® 连接器的通道
• 七条连接至 Amphenol® XCede® 的通道
• 七条连接至 Tyco Strada® Whisper® 底座的通道（连接器未被占用）
• 功率
• 笔记本电脑直流输入
• 电压裕量
• Stratix® V GT 收发器 SI 开发套件软件内容
• 英特尔® FPGA 的完整设计套件（从英特尔® FPGA 下载中心下载）
• 英特尔® Quartus® Prime 设计软件包含对 Stratix® V FPGA 的支持
• 已包含 1 年期的许可证
• Nios® II 嵌入式设计套件
• MegaCore® 知识产权 (IP) 库包括 PCIe、三速以太网、串行数字接口 (SDI) 和 DDR3 SDRAM 高性能控制器 MegaCore IP 内核
• 可通过 OpenCore Plus 获得 IP 评估
• 主板更新门户
• 提供 Nios II 网络服务器和远程系统更新
• 基于 GUI 的主板测试系统
• 通过 JTAG 端口连接至电脑
• 用户可控制的 PMA 设置（预加重、均衡等）
• 状态指示（错误、BER 等）
• 完整的文档记录
• 用户指南
• 参考手册
• 主板原理图和布局设计文件