欢迎

D16950 - Expanded UART with FIFO, hard and soft flow control, synchronous mode

类别:

关于此报价

D16950 bridge to APB, AHB, AXI bus, it is a soft core of a Universal Synchronous and Asynchronous Receiver/Transmitter (UART), functionally compatible to the OX16C950. It allows serial transmission in two modes: UART and FIFO. In the FIFO mode, internal FIFOs are activated allowing 128 bytes (plus 3 bits of error data per byte in the RCVR FIFO) to be stored in both receive and transmit modes. Our efficient Core performs serial-to-parallel conversion on data characters received from a peripheral device or MODEM, but also parallel-to-serial conversion on data characters received from the CPU. The processor can read a complete status of the UART at any time during the functional operation. The reported status information includes a type and condition of transfer operations performed by the UART, as well as any error conditions (parity, overrun, framing or break interrupt). The D16950 includes a programmable baud rate generator which is able to divide a timing reference clock input by divisors of 1 to (216-1) and produce a n × clock for driving internal transmitter logic. Provisions are also included to use this n × clock to drive receiver logic. We also equipped our core with complete MODEM-control capability and processor-interrupt system. Interrupts can be programmed in accordance to your requirements, minimizing computing required to handle the communications link. The D16950 core includes all (16450, 16550, 16650 and 16750) features and additional functions. The D16950 has ICR registers which give additional capabilities of UART work configuration. Data transmission may be synchronized by an external clock connected to the RI (for receiver and transmitter) or DSR (only for receiver) pin. The NMR register allows 9-bit mode transmission with or without special character. Writing and reading from/to FIFO may be controlled by trigger level registers. Trigger level registers may be set any value from 1 to 127. In the FIFO mode, there is a selectable autoflow control feature that can reduce software overload significantly and automatically increase system efficiency by controlling serial data flow through the RTS output and CTS input signals. The Core is perfect for applications where the UART core and microcontroller are clocked by the same clock signal and are implemented inside the same ASIC or FPGA chip. Nevertheless, it’s also a proprietary solution for standalone implementation, where several UARTs are required to be implemented inside a single chip and driven by some off-chip devices. Thanks to a universal interface, D16950 core implementation and verification are very simple, just by eliminating a number of clock trees in the complete system. As all our UART Cores, the D16950 includes fully automated test bench with complete set of tests, allowing easy package validation at each stage of SoC design flow. This efficient solution is a technology independent design that can be implemented in variety of process technologies.

详细信息

覆盖区域

亚太地区和日本:
东南亚:
シンガポール
ブルネイ
インドネシア
ミャンマー
フィリピン
マレーシア
ベトナム
東ティモール
タイ

澳大利亚和新西兰:
ハード島およびマクドナルド諸島
オーストラリア
ニュージーランド

亚洲其他地区:
フランス領ポリネシア
サモア
ネパール
クリスマス島
北マリアナ諸島
キリバス
バヌアツ
モンゴル
パラオ
ニウエ
ノーフォーク島
ラオス
ツバル
クック諸島
サウスジョージア・サウスサンドウィッチ諸島
ナウル
ピトケアン島
トケラウ諸島
ニューカレドニア
パプア・ニューギニア
トンガ
ソロモン諸島
マーシャル諸島
英領インド洋地域
ミクロネシア
ココス諸島
ワリス・フテュナ諸島
フィジー
アフガニスタン
カンボジア

韩国:
韓国

中国台湾地区:
台湾

南亚地区:
ブータン
インド
スリランカ
モルディブ
バングラデシュ
パキスタン

日本:
日本

欧洲、中东和非洲:
中欧地区:
ドイツ
オーストリア

独立国家联合体:
ジョージア
アルメニア
トルクメニスタン
キルギスタン
ウズベキスタン
ウクライナ
モルドバ
タジキスタン
アゼルバイジャン
カザフスタン

中东、土耳其和非洲:
マダガスカル
コンゴ民主共和国
カタール
トーゴ
クウェート
アンゴラ
パレスチナ
モロッコ
サウジアラビア
バーレーン
カメルーン
ザンビア
エスワティニ
ブルンジ
アルジェリア
ガーナ
マリ
ガボン
チャド
エチオピア
ベニン
リベリア
コモロ
ブルキナファソ
リビア
エジプト
カーボベルデ
チュニジア
コートジボワール
モザンビーク
イラク
南アフリカ
エリトリア
西サハラ
マヨット島
オマーン
コンゴ
スーダン
タンザニア
レユニオン
赤道ギニア
モーリシャス
ナミビア
サントメプリンシペ
ケニア
ジンバブエ
モーリタニア
ジブチ
ヨルダン
ブーベ島
ギニアビサウ
トルコ
セントヘレナ
南スーダン
レソト
レバノン
アラブ首長国連邦
ギニア
ウガンダ
ナイジェリア
ボツワナ
マラウイ
セネガル
セイシェル
イエメン
中央アフリカ共和国
ニジェール
ガンビア
ソマリア
ルワンダ
シエラレオネ

西欧联盟地区:
ルクセンブルグ
モナコ
ジブラルタル
ガーンジー
サンピエール島・ミクロン島
スイス
マン島
リヒテンシュタイン
フランス領南方・南極地域
ジャージー
ベルギー
フランス
サンマリノ
バチカン市国

中东欧:
スロバキア
マケドニア
スロベニア
ブルガリア
ルーマニア
モンテネグロ
クロアチア
セルビア
リトアニア
ボスニア・ヘルツェゴビナ
チェコ共和国
ラトビア
エストニア
アルバニア
ポーランド
ハンガリー

北欧联盟地区:
スヴァールバル諸島・ヤンマイエン島
フィンランド
グリーンランド
デンマーク
アイスランド
アイルランド
オランダ
英国
ノルウェー
オーランド諸島
スウェーデン
フェロー諸島

南欧联盟地区:
ギリシャ
ポルトガル
キプロス
アンドラ
マルタ
イタリア
イスラエル
スペイン

中华人民共和国:
中华人民共和国:
マカオ
香港
中国本土

美洲:
拉美地区:
パナマ
ニカラグア
ベリーズ
アンティグア・バーブーダ
ケイマン諸島
バミューダ諸島
エルサルバドル
セントビンセント
シントマールテン島
ハイチ
スリナム
セントクリストファー・ネイビス
チリ
グアドループ島
ドミニカ共和国
タークス・カイコス諸島
セントルシア
バハマ
メキシコ
グアテマラ
キュラソー島
ジャマイカ
グレナダ
ウルグアイ
フォークランド諸島
ペルー
ブラジル
南極
ドミニカ
アルバ
ベネズエラ
アルゼンチン
ホンジュラス
トリニダード・トバゴ
フランス領ギアナ
サンバルテルミー
エクアドル
コロンビア
ガイアナ
コスタリカ
パラグアイ
マルチニーク島
ボリビア
サン・マルタン
モンセラット
バルバドス
アンギラ

北美地区:
米国領バージン諸島
グアム
ボネール
合衆国領有小離島
米領サモア
イギリス領バージン諸島
米国
カナダ
プエルトリコ

用例

智能楼宇

数字安全监控

智能城市

智能家庭

其它

医疗和生命科学

人工智能

情景监测

机器人

工业

航空航天和国防

医疗和生命科学 : 临床系统

医疗和生命科学 : 医疗设备

医疗和生命科学 : 医学影像

医疗和生命科学 : 患者信息娱乐

汽车 : 自动驾驶

汽车 : 车载信息娱乐

生产 : 汽车

生产 : 工业自动化

生产 : 运输设备

能源和公共事业

技术规格

类别:

软件和 IP 核: FPGA 知识产权内核: 处理器和外设: 外设

最终客户类型:

エンタープライズ

コンシューマー

中小規模のビジネス

采用的英特尔技术

英特尔® Cyclone® 10 FPGA

英特尔® Cyclone® 10 GX FPGA

英特尔® Cyclone® 10 低功耗 FPGA

Excalibur™

Stratix® FPGAs

Stratix® FPGA

Stratix® II FPGA

Stratix® II GX FPGA

Stratix® II FPGA

Cyclone® FPGAs

Cyclone® FPGA

英特尔® MAX® 10 FPGA

Intel® FPGA Configuration Devices

Intel® FPGA Configuration Device EPCQ-A

英特尔® FPGA 配置设备 EPCE

英特尔® FPGA 配置设备 EPC

Intel® FPGA Configuration Device EPCQ

Intel® FPGA Configuration Device EPCQ-L

Intel® FPGA Configuration Device EPCS

Cyclone® V FPGA 和 SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® V E FPGA

Cyclone® V SE SoC FPGA

Cyclone® V SX SoC FPGA

Cyclone® V GX FPGA

Cyclone® V GT FPGA

MAX® II CPLD

MAX® II Z CPLD

HardCopy™ ASIC 设备

HardCopy™ III ASIC 设备

HardCopy™ IV GX ASIC 设备

HardCopy™ IV GT ASIC 设备

HardCopy™ ASIC 设备

HardCopy™ II ASIC 设备

HardCopy™ IV E ASIC 设备

HardCopy™ SI Pro ASIC 设备

Cyclone® IV FPGA

Cyclone® IV E FPGA

Cyclone® IV GX FPGA

Stratix® IV FPGA

Stratix® IV GT FPGA

Stratix® IV E FPGA

Stratix® IV GX FPGA

英特尔® Arria® 10 FPGA 和 SoC FPGA

Apex™

Apex™ 20K

APEX™ II

APEX™ 20KE

Cyclone® II FPGA

Stratix® III FPGA

MAX® V CPLD

Stratix® V FPGA

Stratix® V GS FPGA

Stratix® V GX FPGA

Stratix® V GT FPGA

Stratix® V E FPGA

Arria® FPGA

Arria® GX FPGA

Cyclone® III FPGA

Cyclone® III LS FPGA

MAX® CPLD

MAX® 9000 CPLD

MAX® 7000S CPLD

MAX® 7000B CPLD

MAX® 7000A CPLD

MAX® 7000 CPLD

MAX® 3000 CPLD

MAX® 7000AE CPLD

Arria® V FPGA 和 SoC FPGA

Arria® V GX FPGA

Arria® V ST SoC FPGA

Arria® V GT FPGA

Arria® V SX SoC FPGA

Arria® V GZ FPGA

资源

D16950 webpage

资源类型: URL

发布日期: Feb 22, 2023

D16950

资源类型: Data Sheet

发布日期: Feb 22, 2023

DIGITAL CORE DESIGN

由于技术问题，我们无法提交表格。请过几分钟再重试。对由此给您带来的不便，我们深表歉意。

您的注册无法继续。本网站上的材料受美国和其他适用的出口管制法律的约束，并非从所有位置都可以访问。

DIGITAL CORE DESIGN

recaptcha 已识别出当前的交互类似于机器人，请重新加载页面或稍后重试。

DIGITAL CORE DESIGN

Digital Core Design is a leading Intellectual Property (IP) Core provider and System-on-Chip (SoC) design house. The company was founded in 1999 and thanks to in-depth specialization and innovat...

联系人 DIGITAL CORE DESIGN

其他报价： DIGITAL CORE DESIGN