Intel® FPGA SDK for OpenCL™ Pro Edition: 最佳实践实践指南

下载 PDF
在收藏夹中：
Intel® FPGA Development Tools SupportIntel® FPGA SDK for OpenCL™ SupportAgilex™ 7 FPGAs and SoC FPGAs Support
ID 683521
日期 9/26/2022
Public
文档目录
文档目录 x
产品终止通知 1. Intel® FPGA SDK for OpenCL™ Pro Edition最佳实践指南介绍 2. 查看您Kernel的report.html文件 3. OpenCL内核设计概念 4. OpenCL内核设计最佳实践 5. 分析（Profiling）您的内核来识别性能瓶颈 6. 提高单个Work-Item内核性能的策略 7. 提高NDRange内核数据处理效率的策略 8. 提高存储器访问效率的策略 9. 优化FPGA面积使用的策略 10. 优化英特尔 Stratix 10 OpenCL设计的策略 11. 提高主机应用程序性能的策略 12. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南存档 A. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南修订历史
1. Intel® FPGA SDK for OpenCL™ Pro Edition最佳实践指南介绍 x
1.1. FPGA概述 1.2. 流水线 1.3. 单个work-item Kernel与NDRange Kernel
2. 查看您Kernel的report.html文件 x
2.1. 高层次设计报告布局 2.2. 查看Summary Report 2.3. 查看设计中吞吐量瓶颈 2.4. 使用视图 2.5. 分析吞吐量 2.6. 查看区域信息 2.7. 基于HTML Report中的信息优化OpenCL设计实例 2.8. 访问JSON格式的HLD FPGA报告
2.4. 使用视图 x
2.4.1. System Viewer的功能 2.4.2. Kernel Memory Viewer的功能 2.4.3. 调度Viewer的功能
2.4.1. System Viewer的功能 x
2.4.1.1. 查看系统信息 2.4.1.2. 查看全局存储器信息 2.4.1.3. 查看块信息 2.4.1.4. 查看集群信息
2.5. 分析吞吐量 x
2.5.1. 查看循环信息
2.6. 查看区域信息 x
2.6.1. 板级接口的区域报告消息 2.6.2. 针对功能开销的区域报告消息 2.6.3. 针对状态（State）的区域报告消息 2.6.4. 区域报告消息中的反馈 2.6.5. Area Report Message中的Private Variable Storage
2.6.5. Area Report Message中的Private Variable Storage x
2.6.5.1. 针对Constant Memory的Area Report Message
3. OpenCL内核设计概念 x
3.1. 内核 3.2. 全局存储互连 3.3. 局部存储器 3.4. 单个Work-Item内核中的循环 3.5. 通道 3.6. Load-Store Units
3.3. 局部存储器 x
3.3.1. 更改存储器访问模式的实例
3.4. 单个Work-Item内核中的循环 x
3.4.1. 启动间隔与最大频率之间的权衡 3.4.2. 循环携带的依赖项影响了循环的启动间隔 3.4.3. 嵌套循环 3.4.4. 循环推测 3.4.5. 循环融合（Loop Fusion） 3.4.6. 循环瓶颈（Loop Bottleneck）
3.4.3. 嵌套循环 x
3.4.3.1. 使用loop_coalesce减少嵌套循环占用的面积
3.6. Load-Store Units x
3.6.1. Load-Store Unit类型 3.6.2. Load-Store Unit修改程序 3.6.3. 控制Load-Store Units 3.6.4. 何时使用各种LSU
4. OpenCL内核设计最佳实践 x
4.1. 通过 Intel® FPGA SDK for OpenCL™ 通道或OpenCL管道传输数据 4.2. 展开循环 4.3. 优化浮点操作 4.4. 分配对齐的存储器 4.5. 使用/不使用填充来对齐结构体 4.6. 矢量类型单元保持相似的结构 4.7. 避免指针别名 4.8. 避免昂贵的函数 4.9. 避免Work-Item ID依赖的向后分支
4.1. 通过 Intel® FPGA SDK for OpenCL™ 通道或OpenCL管道传输数据 x
4.1.1. 通道和管道的表征 4.1.2. 通道和管道的执行顺序 4.1.3. 优化通道或管道的缓冲推断 4.1.4. 通道和管道的最佳实践
4.3. 优化浮点操作 x
4.3.1. 浮点与定点表示
5. 分析（Profiling）您的内核来识别性能瓶颈 x
5.1. 分析您内核的最佳实践 5.2. 使用Performance Counters (-profile)设施注入（instrument）Kernel Pipeline 5.3. 获取运行期间分析数据 5.4. 减少分析时的面积资源使用 5.5. 时间（Temporal）性能集合 5.6. 性能数据类型 5.7. 解释分析信息 5.8. 示例OpenCL设计场景的Profiler分析 5.9. Intel® FPGA Dynamic Profiler for OpenCL™ 限制
5.3. 获取运行期间分析数据 x
5.3.1. 调用Profiler Runtime Wrapper 5.3.2. 使用Intel® VTune™ Profiler查看分析数据
5.3.1. 调用Profiler Runtime Wrapper x
5.3.1.1. 拆分执行和数据后处理
5.5. 时间（Temporal）性能集合 x
5.5.1. 分析（Profiling）Autorun内核
5.7. 解释分析信息 x
5.7.1. 停顿、占用率、带宽 5.7.2. 停顿通道 5.7.3. 通道深度
5.8. 示例OpenCL设计场景的Profiler分析 x
5.8.1. 高停顿百分比 5.8.2. 较低的占用量百分比 5.8.3. 高停顿和高占用量百分比 5.8.4. 无停顿、低占用量百分比和低带宽 5.8.5. 无停顿、高占用量百分比和低带宽 5.8.6. 高停顿和低占用量百分比
6. 提高单个Work-Item内核性能的策略 x
6.1. 根据优化报告反馈解决单个Work-Item内核依赖项 6.2. 单个Work-Item内核的良好设计实践
6.1. 根据优化报告反馈解决单个Work-Item内核依赖项 x
6.1.1. 删除循环携带的依赖项 6.1.2. 松弛循环携带的依赖性 6.1.3. 将循环携带的依赖项转移到局部存储器 6.1.4. 通过推断移位寄存器来松弛循环携带的依赖项 6.1.5. 移除由于对存储器阵列的访问而引起的循环依赖
7. 提高NDRange内核数据处理效率的策略 x
7.1. 指定最大工作组大小或者需要的工作组大小 7.2. 内核矢量化 7.3. 多个计算单元 7.4. 计算单元复制与内核SIMD矢量化合并 7.5. 在HTML报告中查看内核属性和循环展开状态
7.3. 多个计算单元 x
7.3.1. 计算单元复制与内核SIMD向量化
8. 提高存储器访问效率的策略 x
8.1. 优化存储器访问的常规指导 8.2. 优化全局存储器访问 8.3. 使用常量、局部或专用存储器执行内核计算 8.4. 通过Banking（储存）局部存储器来提高内核性能 8.5. 通过控制存储器赋值因子来优化对局部存储器的访问 8.6. 最小化循环流水线的存储器依赖 8.7. 静态存储器合并
8.2. 优化全局存储器访问 x
8.2.1. Contiguous Memory Access（连续存储访问） 8.2.2. 全局存储器手动分区 8.2.3. 优化全局存储器的一个或多个Bank
8.2.2. 全局存储器手动分区 x
8.2.2.1. 异构存储器缓冲区
8.3. 使用常量、局部或专用存储器执行内核计算 x
8.3.1. 常量缓存存储器 8.3.2. 将数据预加载到局部存储器 8.3.3. 在专用存储器中存储可变量和数组
8.4. 通过Banking（储存）局部存储器来提高内核性能 x
8.4.1. 基于数组索引优化局部存储器Bank的几何配置
9. 优化FPGA面积使用的策略 x
9.1. 编译考量 9.2. 电路板变体选择考量 9.3. 存储器访问考量 9.4. 算法操作考量 9.5. 数据类型选择考量
10. 优化英特尔 Stratix 10 OpenCL设计的策略 x
10.1. 减少通道开销 10.2. 优化循环控制 10.3. 简化对局部存储器的存储访问 10.4. 重复使用数据的片上存储 10.5. 优化数据路径控制 10.6. 创建RTL模块
10.1. 减少通道开销 x
10.1.1. 减少内核数量 10.1.2. 使用单个内核来描述脉动阵列 10.1.3. 使用非阻塞通道（Non-Blocking）通道
10.2. 优化循环控制 x
10.2.1. 简化英特尔 Stratix 10 OpenCL设计中的循环携带依赖性
10.6. 创建RTL模块 x
10.6.1. 复位建议
11. 提高主机应用程序性能的策略 x
11.1. 多线程主机应用程序 11.2. 使用硬件内核调用队列
11.2. 使用硬件内核调用队列 x
11.2.1. 双缓冲主机应用程序利用内核调用队列
产品终止通知
1. Intel® FPGA SDK for OpenCL™ Pro Edition最佳实践指南介绍
2. 查看您Kernel的report.html文件
3. OpenCL内核设计概念
4. OpenCL内核设计最佳实践
5. 分析（Profiling）您的内核来识别性能瓶颈
6. 提高单个Work-Item内核性能的策略
7. 提高NDRange内核数据处理效率的策略
8. 提高存储器访问效率的策略
9. 优化FPGA面积使用的策略
10. 优化英特尔 Stratix 10 OpenCL设计的策略
11. 提高主机应用程序性能的策略
12. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南存档
A. Intel® FPGA SDK for OpenCL™ Pro版最佳实践指南修订历史

6.2. 单个Work-Item内核的良好设计实践

如果您的OpenCL™内核包含循环结构，请遵循 Intel® 建议的指导构建内核，并使得 Intel® FPGA SDK for OpenCL™ Offline Compiler能够对它们进行有效地分析。 当您指示离线编译器运行循环中的流水线并行执行时，结构良好的循环尤为重要。

避免指针别名

尽可能在指针变量中插入restrict关键字。指针变量中包含restrict关键字可以防止离线编译器在无冲突的读写之间创建不必要的存储器依赖性。考虑一个循环，其中每次迭代从一个数组读取数据，然后将数据写入同一物理存储器中的另一个数组。如果不在这些指针变量中包含restrict关键字，离线编译器就可能会假定这两个数组之间存在依赖关系，并因此提取较少的流水线并行性。

构建"Well-Formed"（结构良好）的循环

"well-formed"的循环有一个与整数捆绑进行比较的退出条件，并且每次迭代都有一个简单的归纳增量。在内核中包含"well-formed"循环可以提高性能，因为离线编译器可以有效地分析这些循环。

以下是一个"well-formed"循环的实例：

for (i = 0; i < N; i++) {
   //statements
}
重要： “Well-formed"嵌套循环也有助于最大化内核性能。

以下是一个"well-formed"嵌套循环结构实例：

for (i = 0; i < N; i++) {
   //statements
   for(j = 0; j < M; j++) {
      //statements
   }
}

最小化循环携带的依赖性

因为每个循环迭代读取之前迭代写入的数据，以下循环结构中产生循环携带依赖性。这样，直到前一次迭代的写操作完成后，才能继续执行每个读操作。循环携带依赖性的存在会减少可达到的流水线化并行度，从而降低组件性能。

for (int i = 0; i < N; i++) {
    A[i] = A[i - 1] + i;
}

离线编译器对循环执行静态存储器依赖性分析，以确定其可以实现的并行度。某些情况下，离线编译器可能假设两个数组访问之间存在存在依赖关系，因此会析取较少的流水线并行性。如果因为未知变量，又或者数组访问涉及复杂寻址而导致编译期间无法解决此依赖性，则离线编译器会假设循环携带依赖项。

为了最小化循环携带的依赖项，请尽可能遵循以下指导：

  • 避免指针算法。

    当内核通过解除引用从算法操作获得的指针值来访问数组时，编译器输出仅为次优。例如，避免以如下方式访问数组：

    for (int i = 0; i < N; i++) {
    int t = *(A++);
    *A = t;
}
  • 引入简单的数组索引。

    避免如下复杂数组索引类型，因为离线编译器无法有效分析这些类型，从而导致次优的编译输出：

    • 数组中的非常量（Nonconstant）。

      例如，A[K + i]，其中i是循环索引变量，而K是未知变量。

    • 同一下标位置有多个索引变量。

      例如，A[i + 2 × j]，其中i和j是双嵌套循环的循环索引变量。

      注： 离线编译器可以有效分析数组索引A[i][j]，因为索引变量在不同的下标中。
    • 非线性索引。

      例如，A[i & C]，其中i是循环索引变量而C是是常量或者非常数变量。

  • 内核中尽量使用带有常量绑定的循环。

    带有常量绑定的循环使得离线编译器有效执行范围分析。

避免复杂循环退出条件

离线编译器评估退出条件以确定后续迭代是否可以进入循环流水线。有时离线编译器需要存储器访问或者复杂操作来评估退出条件。这些情况下，后续迭代要等到评估完成才能启动，从而降低了整体循环性能。

将嵌套循环转换为单个循环

为了最大限度地提高性能，请尽可能将嵌套循环合并成单一形式。将嵌套循环重构成单循环可减少循环迭代之间的硬件空间布局和计算开销。

以下代码实例说明嵌套循环到但循环的转换：

嵌套循环 转换后的单循环 
for (i = 0; i < N; i++) {
    //statements
    for (j = 0; j < M; j++) {
        //statements          
    }
    //statements
} 
for (i = 0; i < N*M; i++) {
    //statements
}

避免条件循环(Avoid Conditional Loops)

为了最大限度的提高性能，请避免声明条件循环。条件循环是条件声明内所声明的循环的元组（tuple），这样，预计将达到有且仅有一个循环。这些循环不能有效并行化并导致串化实现。

以下代码实例说明将条件循环转换为更优化的实现：
条件循环 转换后的循环 
if (condition) {
   for (int i = 0; i < m; i++) {
      // statements
   }
}
else {
   for (int i = 0; i < m; i++) {
      // statements
   }
}
 
for (int i = 0; i < m; i++) {
   if (condition) {
      // statements
   }
   else {
     // statements
   }
}

在尽可能深的范围内声明变量

为了减少实现变量所需要的FPGA硬件资源，请在循环中使用变量之前先声明该变量。在尽可能最深的范围声明变量可最小化数据依赖性和硬件使用，因为离线编译器不需要为不使用变量的循环保留变量数据。

请参考如下实例：

int a[N];
for (int i = 0; i < m; ++i) {
    int b[N];
    for (int j = 0; j < n; ++j) {
        // statements
    }
}

实现数组a比实现数组b需要更多资源。为减少硬件的使用，请在内部循环以外声明数组a，除非有必要通过外部循环迭代来维护数据。

提示： 尽可能将最深范围中变量的全部值覆盖掉，还可以减少呈现该变量所需要的资源。
二级标题